对l138与fpga通信例程tl-devmem2的复现与使用 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 953|回复: 9

[已解决] 对l138与fpga通信例程tl-devmem2的复现与使用

[复制链接]

4

主题

21

帖子

138

积分

注册会员

Rank: 2

积分
138
发表于 2018-9-5 20:16:08 | 显示全部楼层 |阅读模式 |文章模式
硬件平台:omapl38F核心板;/ o8 t2 k$ b) R1 S
复现方式:按照pdf:omapl38基于emifa总线与FPGA的通信测试进行例程复现,并将写数据部分提取出来进行使用;  k- R! s# f0 D/ B. w, g& c
问题:在对fpga这边数据进行抓包观察时发现:
' f( o6 m1 t. j6 B% E" d' K+ m1 P1、16根数据线仅有低八位在使用,高八位置一,当传输16bit数据时,会将两个字节按先小端后大端的顺序从低八位数据线按序输出;1 ~: ?4 H$ b( Q+ @- w: g
2、同时地址线只有addr1,addr2,addr3三根是有效的,其他线长期置一,并且地址线并不随数据变化而变化,而是每隔8到11个写使能而进一位;
. E3 n4 q2 p# g# q1 }3 L3、emifa_clk时钟线并不能作为时钟提供给fpga,在对fpga另加其他时钟并对emifa_clk进行抓包时现象为长期置高;# `! t: y- t  v. M, s6 ]. ~( M
4、片选emifa_cs2和写使能emifa_we的拉低时间比并不符合dsp与fpga通信时的2,3,2关系,请问arm与fpga通信时这个时序是什么,同时其依靠的时钟是多大,还是114MHz吗?
5 {) s9 C: I+ d% R, F8 D) K

最佳答案

你好,emif的问题我们这边基本确认了。除了fpga端下载bit文件之后运行这几条指令再发送数据以外,需要加载这个驱动:tl138evm-emifa-sram,还有两个情况::1.tl138evm-emifa-sram这个驱动有bug,导致地址发送出错。 ...

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
最近访问 头像模式 列表模式
回复

使用道具 举报

17

主题

191

帖子

1611

积分

广州创龙

Rank: 8Rank: 8

积分
1611
发表于 2018-9-7 15:39:11 | 显示全部楼层
你好,针对您的问题有一下疑问:5 [. Y6 ^8 F/ n# U

5 x4 K3 H6 N! {5 {. h+ H1.请问你使用的程序都是用我公司提供的吗?还是自行有做修改?
' O% a+ l9 X& a9 G3 d2 r2.是否有确认过FPGA端的程序与DSP端的程序数据传输的位数是否匹配?. C% o  b* x7 Q1 t( Y2 Q: }- Z
) p1 h7 D) C) K8 S9 G/ K! ^, o6 G
回复 支持 反对

使用道具 举报

4

主题

21

帖子

138

积分

注册会员

Rank: 2

积分
138
 楼主| 发表于 2018-9-7 16:26:05 | 显示全部楼层
Tronlong-陈工 发表于 2018-9-7 15:396 g( r7 b/ ~- R& S8 V% w3 Y7 ^
你好,针对您的问题有一下疑问:
: @" e5 X# f" y0 H' J
8 V7 W: ?" s; I* j- _1.请问你使用的程序都是用我公司提供的吗?还是自行有做修改?
# j0 L3 a% L. j, b- b
使用的是arm的例程tl_devmem2(贴的图是修改过的程序,写使能中间的长时间时序是由于arm端打印每次数据造成的);我没有用核心板上的DSP,只用了arm和fpga
回复 支持 反对

使用道具 举报

17

主题

191

帖子

1611

积分

广州创龙

Rank: 8Rank: 8

积分
1611
发表于 2018-9-7 17:06:59 | 显示全部楼层
数据的问题核对过ARM和FPGA端的数据宽度是否匹配?光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAPL138基于EMIFA总线与FPGA的通信测试》
, W+ S% ~9 i, U
回复 支持 反对

使用道具 举报

4

主题

21

帖子

138

积分

注册会员

Rank: 2

积分
138
 楼主| 发表于 2018-9-7 20:43:44 | 显示全部楼层
Tronlong-陈工 发表于 2018-9-7 17:06
3 r$ H: S. s) ^6 e8 g! W数据的问题核对过ARM和FPGA端的数据宽度是否匹配?光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAP ...

0 n4 ~& @. U2 q2 B5 S就是按照那个文档操作的,然后发现采用m或者h模式的时候数据线和地址线出现了上述现象。采用b时地址线出现上述现象
1 D- Y  P1 {1 Q( {6 o
回复 支持 反对

使用道具 举报

4

主题

21

帖子

138

积分

注册会员

Rank: 2

积分
138
 楼主| 发表于 2018-9-17 17:09:55 | 显示全部楼层
Tronlong-陈工 发表于 2018-9-7 17:06# j: Y' Y6 q* N% R3 m8 [7 ?2 T
数据的问题核对过ARM和FPGA端的数据宽度是否匹配?光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAP ...
( F5 `& s! ?" H/ k
陈工,这个问题咱们创龙有没有解决方案啊,为什么ARM和fpga通信时只能用8根数据线啊,而且地址线完全和数据不匹配,而且arm进行写操作基于的时钟是多少啊?麻烦您解答一下呗
7 V$ |4 @! n2 O6 I0 R
回复 支持 反对

使用道具 举报

3

主题

223

帖子

795

积分

广州创龙

Rank: 8Rank: 8

积分
795
发表于 2018-9-29 10:46:15 | 显示全部楼层
您好,您如果是按照我们提供的例程和文档进行测试的话,测试的结果如果是不一样的话,您这边可以截图过来看一下。
回复 支持 反对

使用道具 举报

4

主题

21

帖子

138

积分

注册会员

Rank: 2

积分
138
 楼主| 发表于 2018-11-10 16:06:15 | 显示全部楼层
广州创龙莫工 发表于 2018-9-29 10:464 e  x1 X, J& R0 @" O' W8 e! Z
您好,您如果是按照我们提供的例程和文档进行测试的话,测试的结果如果是不一样的话,您这边可以截图过来看 ...
! a& h" T# Y1 g7 C
采用的OMAP-L138F上ARM与FPGA数据传输程序基于文件《13-3-OMAPL138基于EMIFA总线与FPGA的通信测试》。
9 _5 D- U" G0 |4 Z# {* H
. M% g% g7 B8 a: ]现在遇到的问题:/ \8 T; J9 |* R- m
1、16bit数据线高八位没有初始化,传输只采用低八位数据线,且16bit的数据会在低八位数据线分成两个8bit数发出;9 I4 U. N' h' A: p& t
2、地址线仅有低三位初始化,且变化方式与读使能不同步;emifa_ba1无变化;/ G  A" I' w# }

0 M" e$ ?4 S1 e! U' X现象:: i( d% f, ]. r9 Y
1、linux端运行./tl-devmem2 0x60000000 256 m 52428(1100110011001100)FPGA端现象) s. c; J( M- B
G:\EMIF问题\输入(m52428)# L& j9 J  F+ i8 t
G:\EMIF问题\m52428addr6 @2 U% a1 L7 x! A: a- Q$ e9 R
2、linux端运行./tl-devmem2 0x60000000 256 h 52428(1100110011001100)FPGA端现象
5 A2 l7 r; s, X  A( ~7 C. d* TG:\EMIF问题\输入(h52428)G:\EMIF问题\h52428addr
- O7 Z& _9 q0 U/ S' v- j
回复 支持 反对

使用道具 举报

4

主题

21

帖子

138

积分

注册会员

Rank: 2

积分
138
 楼主| 发表于 2018-11-10 16:09:43 | 显示全部楼层
, I3 s  i$ Q& {8 }, ]) k
5 V- u7 z& U8 q. O: Y
% S# Y  Q6 |% x  Z% k
5 Q9 h+ w4 K: f3 k

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
回复 支持 反对

使用道具 举报

17

主题

191

帖子

1611

积分

广州创龙

Rank: 8Rank: 8

积分
1611
发表于 2018-11-22 12:02:47 | 显示全部楼层
你好,emif的问题我们这边基本确认了。除了fpga端下载bit文件之后运行这几条指令再发送数据以外,需要加载这个驱动:tl138evm-emifa-sram,还有两个情况::1.tl138evm-emifa-sram这个驱动有bug,导致地址发送出错。2.FPGA端的程序也有点问题,频率太高,通信会出错。。以上的问题我们会在V2.1版本(目前使用的是2.0内核)更新完善上去。并且修改emif的FPGA端程序。新版本的内核发布时间是下周五(11月30日). _6 Y0 `  P8 s& D% a

* i% ]. o: ]5 X# Z& X% V2 F: _9 ?2 F! q0 N$ R
: ?% y  q* }3 C& r

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则  回帖提醒

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号-1  

GMT+8, 2019-2-18 19:21 , Processed in 0.166139 second(s), 62 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表