对l138与fpga通信例程tl-devmem2的复现与使用

librally

硬件平台：omapl38F核心板；
  s# V+ S8 Y/ r+ T/ `: x0 p$ R/ t复现方式：按照pdf：omapl38基于emifa总线与FPGA的通信测试进行例程复现，并将写数据部分提取出来进行使用；
问题：在对fpga这边数据进行抓包观察时发现：
1、16根数据线仅有低八位在使用，高八位置一，当传输16bit数据时，会将两个字节按先小端后大端的顺序从低八位数据线按序输出；
7 C( t! l! ^) W' |8 a6 o% G2、同时地址线只有addr1，addr2，addr3三根是有效的，其他线长期置一，并且地址线并不随数据变化而变化，而是每隔8到11个写使能而进一位；
% l2 Z- j+ t7 I( S& T3、emifa_clk时钟线并不能作为时钟提供给fpga，在对fpga另加其他时钟并对emifa_clk进行抓包时现象为长期置高；
+ G. I5 F3 b9 R/ A' u$ S" P4、片选emifa_cs2和写使能emifa_we的拉低时间比并不符合dsp与fpga通信时的2,3,2关系，请问arm与fpga通信时这个时序是什么，同时其依靠的时钟是多大，还是114MHz吗？
' j1 x; |1 z& h4 L6 W

Tronlong-陈工

你好，针对您的问题有一下疑问：
1 G: Q! D' E" a5 s
! ~+ @: K0 I- p& i' A1.请问你使用的程序都是用我公司提供的吗？还是自行有做修改？
) O8 T& T' _7 J0 ?% I& \0 m  t2.是否有确认过FPGA端的程序与DSP端的程序数据传输的位数是否匹配？
0 ~! y3 i( i+ J, X# Y0 H

librally

Tronlong-陈工 发表于 2018-9-7 15:39
0 _9 U3 Z7 q3 V, u* U$ X0 l你好，针对您的问题有一下疑问：

1.请问你使用的程序都是用我公司提供的吗？还是自行有做修改？

使用的是arm的例程tl_devmem2（贴的图是修改过的程序，写使能中间的长时间时序是由于arm端打印每次数据造成的）；我没有用核心板上的DSP，只用了arm和fpga

Tronlong-陈工

数据的问题核对过ARM和FPGA端的数据宽度是否匹配？光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAPL138基于EMIFA总线与FPGA的通信测试》
' f. S4 S( L. [5 S' `4 D# @

librally

Tronlong-陈工 发表于 2018-9-7 17:06
数据的问题核对过ARM和FPGA端的数据宽度是否匹配？光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAP ...

6 J4 H& R) _  k/ M$ I- @- Z( _就是按照那个文档操作的，然后发现采用m或者h模式的时候数据线和地址线出现了上述现象。采用b时地址线出现上述现象
' u+ v+ ~" P7 P6 w" T

librally

Tronlong-陈工 发表于 2018-9-7 17:06
数据的问题核对过ARM和FPGA端的数据宽度是否匹配？光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAP ...

( C2 a) M! J" N8 F  A1 O陈工，这个问题咱们创龙有没有解决方案啊，为什么ARM和fpga通信时只能用8根数据线啊，而且地址线完全和数据不匹配，而且arm进行写操作基于的时钟是多少啊？麻烦您解答一下呗

广州创龙莫工

您好，您如果是按照我们提供的例程和文档进行测试的话，测试的结果如果是不一样的话，您这边可以截图过来看一下。

librally

广州创龙莫工 发表于 2018-9-29 10:46
: M, l: n/ U# K您好，您如果是按照我们提供的例程和文档进行测试的话，测试的结果如果是不一样的话，您这边可以截图过来看 ...

采用的OMAP-L138F上ARM与FPGA数据传输程序基于文件《13-3-OMAPL138基于EMIFA总线与FPGA的通信测试》。
6 c$ K  Q+ v/ a" d' l2 ^
现在遇到的问题：
: {6 V7 b: s: S- n, ^5 z1、16bit数据线高八位没有初始化，传输只采用低八位数据线，且16bit的数据会在低八位数据线分成两个8bit数发出；
8 A/ ]1 m7 y9 i# g& S7 R1 o5 p2、地址线仅有低三位初始化，且变化方式与读使能不同步；emifa_ba1无变化；

现象：
3 q, l$ U6 i0 r; ]' B- r1、linux端运行./tl-devmem2 0x60000000 256 m 52428(1100110011001100)FPGA端现象
+ ?% C4 I7 u/ h/ F: o3 YG:\EMIF问题\输入（m52428）
: M. _5 j7 P2 v- gG:\EMIF问题\m52428addr
2、linux端运行./tl-devmem2 0x60000000 256 h 52428(1100110011001100)FPGA端现象
G:\EMIF问题\输入（h52428）G:\EMIF问题\h52428addr
, h- Y% ]8 Z+ o! d4 Z  d

librally

8 c! N# f! a# }2 H6 S% _
$ B- F$ w+ A) q% C- v
6 q; m9 Q' q  F' L3 X! C' g+ n+ G
. Q! j$ |1 C$ h& b1 X. Y

Tronlong-陈工

你好，emif的问题我们这边基本确认了。除了fpga端下载bit文件之后运行这几条指令再发送数据以外，需要加载这个驱动：tl138evm-emifa-sram，还有两个情况：：1.tl138evm-emifa-sram这个驱动有bug，导致地址发送出错。2.FPGA端的程序也有点问题，频率太高，通信会出错。。以上的问题我们会在V2.1版本（目前使用的是2.0内核）更新完善上去。并且修改emif的FPGA端程序。新版本的内核发布时间是下周五（11月30日）
' j4 Q; F  q# [- T: i
% }7 w5 ~, @: b( M7 p" s4 ^) r

' x# O8 b* S: |' j- S