对l138与fpga通信例程tl-devmem2的复现与使用

librally

硬件平台：omapl38F核心板；
4 p& y' [% O1 |7 m6 V$ `* b0 Z3 G复现方式：按照pdf：omapl38基于emifa总线与FPGA的通信测试进行例程复现，并将写数据部分提取出来进行使用；
( O2 O# N8 Z' q  a问题：在对fpga这边数据进行抓包观察时发现：
  y5 t1 F" a8 C1、16根数据线仅有低八位在使用，高八位置一，当传输16bit数据时，会将两个字节按先小端后大端的顺序从低八位数据线按序输出；
$ K/ u! W  ^4 {2、同时地址线只有addr1，addr2，addr3三根是有效的，其他线长期置一，并且地址线并不随数据变化而变化，而是每隔8到11个写使能而进一位；
9 m3 Q: M* g  q/ D$ L8 K3、emifa_clk时钟线并不能作为时钟提供给fpga，在对fpga另加其他时钟并对emifa_clk进行抓包时现象为长期置高；
; l, ~& M! T0 `2 x1 k) R4、片选emifa_cs2和写使能emifa_we的拉低时间比并不符合dsp与fpga通信时的2,3,2关系，请问arm与fpga通信时这个时序是什么，同时其依靠的时钟是多大，还是114MHz吗？

Tronlong-陈工

你好，针对您的问题有一下疑问：
& C$ S( i7 H8 p& j) s. ^
5 k3 e/ E9 @$ @1.请问你使用的程序都是用我公司提供的吗？还是自行有做修改？
1 ^$ E* g0 d, W: N4 l/ j- }+ M% B2.是否有确认过FPGA端的程序与DSP端的程序数据传输的位数是否匹配？
! ~! ]5 Z* J, P. v5 F

librally

Tronlong-陈工 发表于 2018-9-7 15:39
你好，针对您的问题有一下疑问：
/ I: {% H& p6 R, e1 ]6 `
+ b! F# p$ E( H. Z7 s" h& f1 G$ p1.请问你使用的程序都是用我公司提供的吗？还是自行有做修改？

使用的是arm的例程tl_devmem2（贴的图是修改过的程序，写使能中间的长时间时序是由于arm端打印每次数据造成的）；我没有用核心板上的DSP，只用了arm和fpga

Tronlong-陈工

数据的问题核对过ARM和FPGA端的数据宽度是否匹配？光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAPL138基于EMIFA总线与FPGA的通信测试》

librally

Tronlong-陈工 发表于 2018-9-7 17:06
/ q) {' i) i6 Z) ~2 }& }; O数据的问题核对过ARM和FPGA端的数据宽度是否匹配？光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAP ...

2 m( M5 n; \8 F3 d' _2 P& H6 C0 B就是按照那个文档操作的，然后发现采用m或者h模式的时候数据线和地址线出现了上述现象。采用b时地址线出现上述现象
2 G: Y1 n/ H( m, k6 H% s! G

librally

Tronlong-陈工 发表于 2018-9-7 17:06
) j& a% M0 ~0 Q- J$ b, J数据的问题核对过ARM和FPGA端的数据宽度是否匹配？光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAP ...

陈工，这个问题咱们创龙有没有解决方案啊，为什么ARM和fpga通信时只能用8根数据线啊，而且地址线完全和数据不匹配，而且arm进行写操作基于的时钟是多少啊？麻烦您解答一下呗
7 ]8 D) w+ j0 \: u" V- O' V) t

广州创龙莫工

您好，您如果是按照我们提供的例程和文档进行测试的话，测试的结果如果是不一样的话，您这边可以截图过来看一下。

librally

广州创龙莫工 发表于 2018-9-29 10:46
: ^/ ^8 O3 x. X& N% ~您好，您如果是按照我们提供的例程和文档进行测试的话，测试的结果如果是不一样的话，您这边可以截图过来看 ...

) V2 o# {5 ]# p2 p8 r采用的OMAP-L138F上ARM与FPGA数据传输程序基于文件《13-3-OMAPL138基于EMIFA总线与FPGA的通信测试》。
, Q" V4 c5 g& H% ]8 @
* Q$ y4 Y' _3 x9 |+ l) }9 ~现在遇到的问题：
1、16bit数据线高八位没有初始化，传输只采用低八位数据线，且16bit的数据会在低八位数据线分成两个8bit数发出；
7 T' V  F7 y8 H& o( y2、地址线仅有低三位初始化，且变化方式与读使能不同步；emifa_ba1无变化；
: f4 |) B4 B5 [/ u* g1 |
4 b' X/ W: b' o3 E! J+ c现象：
" b  ^- O# H3 @+ P: h1 b1 R. b1、linux端运行./tl-devmem2 0x60000000 256 m 52428(1100110011001100)FPGA端现象
G:\EMIF问题\输入（m52428）
" u/ w3 D8 f, v+ l, sG:\EMIF问题\m52428addr
) [: h1 h, F) z, M5 s/ U9 ~5 v2、linux端运行./tl-devmem2 0x60000000 256 h 52428(1100110011001100)FPGA端现象
6 l# _4 {% ~& T# k, k# f9 HG:\EMIF问题\输入（h52428）G:\EMIF问题\h52428addr
' a7 K0 a6 f* p" j, H# @

librally

! l5 n) S- A5 S
. Q+ S% [( f! f0 g
% o9 n3 t; d0 m6 x: }

Tronlong-陈工

你好，emif的问题我们这边基本确认了。除了fpga端下载bit文件之后运行这几条指令再发送数据以外，需要加载这个驱动：tl138evm-emifa-sram，还有两个情况：：1.tl138evm-emifa-sram这个驱动有bug，导致地址发送出错。2.FPGA端的程序也有点问题，频率太高，通信会出错。。以上的问题我们会在V2.1版本（目前使用的是2.0内核）更新完善上去。并且修改emif的FPGA端程序。新版本的内核发布时间是下周五（11月30日）

/ B/ e/ S7 s% w! v7 S5 J' I
/ T5 e6 t) [/ |  n& u3 I