MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
3 m# X0 ~$ k: ]: l/ Sinput axr0,

4 ^- q0 X7 E. u8 ]; Uoutput mcasp_afsr,
3 f9 }  e& M* t# Youtput mcasp_ahclkr,
5 E7 q  U7 G3 X4 Uoutput mcasp_aclkr,
3 {% G2 j- c3 ooutput axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
" @0 m: s8 G! a/ e5 Kassign mcasp_ahclkr = mcasp_ahclkx;
' K( d/ J' m* C* t5 U; t) O3 t1 ]assign axr1 = axr0;

4 I, ^' x- j. E; G2 J; [5 Q# U

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
# b% @7 V/ A. K" J! k/ Y1 DMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
6 l! y+ l, n' {4 X: r1 T6 z/ v$ zMCASP_RX_MODE_DMA);
, w: C. ^/ i- a7 pMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
2 B% ?, Z! P! Z9 p" M- t+ h6 i* U: ?MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
' x) \* C1 Y, H+ b) R% W7 ?2 _McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
* g0 @6 e& L5 K9 d4 bMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
) L, ?) }, ~- v9 o. nMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
! K, N9 B. v' m4 q  Q( x3 q) N0x00, 0xFF);

/* configure the clock for transmitter */
8 t: l6 ^5 `- R  o$ H6 _: f& MMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
; w! o2 q0 v/ @6 `9 xMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
5 K" u' w# n8 e/ M
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/ |9 i$ X/ ~2 dMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
. b7 D3 [3 r/ k& j! _- R" k& p** Set the serializers, Currently only one serializer is set as
0 ]0 Z2 b9 X. ?9 H0 k  ?** transmitter and one serializer as receiver.
2 k' o, P# d- ]. ^& v. ~# O) a*/
2 A8 U* _; m) @& @McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
. @# Z2 z$ ~" h- F1 n  k% k" jMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
! P: D, T7 @& X0 X** Configure the McASP pins
" G) i+ T/ j7 z' t& J- ^4 g** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
8 c# S; _4 U- f& ~( e  `; D* m1 WMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
! Y! X% l0 g  `: q4 t, H7 k| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
2 c% e1 {- |% d. C4 RMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
' U" v- F4 r, U1 h' t' D| MCASP_TX_CLKFAIL
4 c# p& }) e* ^( q| MCASP_TX_SYNCERROR
& i$ z( m: o1 a: i| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
4 B  V8 u9 d3 |. v, q' `- m| MCASP_RX_CLKFAIL
0 _# D7 a4 L" e5 x: U2 N| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
, D3 k2 ]9 r) o  t7 X) V$ S{
/ {: A% c' ]+ X4 F2 _) p/ l/* Start the clocks */
$ L& j: P- D8 O7 b9 a; \McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
+ S+ A, h) F& V7 o' a8 }McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
0 Z* T0 p2 h, r7 w6 w4 W- qEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
1 ^' H+ z  E& F! ]7 X) Y' x( DEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
) B% K+ G8 Z+ z9 e. zEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
! l) L6 o  q8 I5 S. h9 ZMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
1 g, ?9 D  C3 N4 ]  d}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.