MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 8101|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1209

积分

金牌会员

Rank: 6Rank: 6

积分
1209
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |正序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
3 A) F9 w) a9 [0 O6 S9 k) G: Ninput mcasp_ahclkx,
3 }" c$ f: `/ Q1 P2 l$ F# Uinput mcasp_aclkx,1 E- @8 y4 M( ]: }/ F5 d6 P- s
input axr0,
; F1 ~9 z6 I( ?
2 Z2 n2 ?7 {. E3 j4 Joutput mcasp_afsr,
! U3 W% A. F" noutput mcasp_ahclkr,' h) l0 W0 W: M  K. w
output mcasp_aclkr,
9 x- F) U9 D! `! {' ~output axr1,
5 t$ d! W) r5 c! a9 `% P4 `1 s
assign mcasp_afsr = mcasp_afsx;8 y5 ~& z" @  D8 k0 ~
assign mcasp_aclkr = mcasp_aclkx;& }4 Q4 k8 m( Q4 Q! _
assign mcasp_ahclkr = mcasp_ahclkx;
3 Z  }' b& P& A3 a  t: a: Iassign axr1 = axr0;

' l# L* q' D; V1 N3 B' `2 I8 s% V% j9 u0 A0 n
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
1 I8 k* t* W1 L9 z1 z2 t
static void McASPI2SConfigure(void)& e2 p2 ]" h* }
{; B& C1 f6 m  A4 {' n/ C# Q
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
- t2 g) n# F; W8 Y) ]McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */: g' p) M! M; W2 u0 U3 Y
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
9 k: `& A& K9 b3 C! |( C- A' vMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
* ]" a4 [% G' H6 o& t: mMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
( R, s: ?* D& R) ]MCASP_RX_MODE_DMA);
" n0 Z8 Q2 s# B0 d' WMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,. W2 W' I( w1 D* e
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
7 X5 e1 k8 }  k1 n* J5 [  ?2 F1 {McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
6 [7 P* |  {1 a3 V1 R' r) [MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
0 H% N+ ]7 Y2 _8 U/ l/ @* }) dMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, ' R0 ?+ `7 d! o9 N2 {! V, }/ T  ~$ c7 ?
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
3 g5 \5 D  h; [McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);0 `2 d3 n( L7 w% `" y
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); # n2 [- b; R2 @; W; T+ W5 c8 G9 b
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,1 ]9 t; Z# h3 ~) c, y
0x00, 0xFF);
/* configure the clock for transmitter */
0 V) a" s3 F1 Y; b6 FMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);  i2 x( m( C- _" p( E
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
* F4 a3 b0 |, g2 b  b' ^McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,- s8 K2 L4 z+ k" g1 @& }; p
0x00, 0xFF);1 A# w8 O3 H% ^& `7 q
" P( m4 n; p: |+ `
/* Enable synchronization of RX and TX sections */
; D' N, V! c1 y, ?McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
) i/ n2 U% \* O% ?4 LMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);6 i7 q0 r) @, |
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*% q) D7 l. k  ?, E% E
** Set the serializers, Currently only one serializer is set as, Y+ [2 i" R" |! N+ T: u
** transmitter and one serializer as receiver.
8 ^9 k% G$ W! D* L. H*/" {# y: w& Q! W6 `
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
( }3 }) E/ `% ?' _8 N% Z8 lMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/** t6 R' Y9 p3 V
** Configure the McASP pins
# e- ~/ U% m( Y2 x& b: i) f; ?** Input - Frame Sync, Clock and Serializer Rx8 Q( w4 r: J- W9 O  e
** Output - Serializer Tx is connected to the input of the codec # Z3 E0 g- |# O& V" a9 E
*/( V& k. ]7 R: h( e1 Z# n) k1 H+ Z/ \
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
" `  k& m1 u; zMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
5 @. k) B' X4 F; m$ p2 E) @McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
. S3 q) W5 ]: E+ l  b( L% g| MCASP_PIN_ACLKX
7 m& m) k+ F* T4 i1 || MCASP_PIN_AHCLKX
" Q8 Z+ l% t  }4 _  a| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
  y' R+ U' M. Q7 K7 gMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR 3 K/ t" I7 o" A1 H
| MCASP_TX_CLKFAIL
. L( U2 H2 z9 i3 S| MCASP_TX_SYNCERROR
0 V8 B9 l/ @0 p6 ^. c# ]4 m2 m4 T| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
4 p# L9 k3 D! G8 S6 ]/ B4 l| MCASP_RX_CLKFAIL
! |, d$ z7 q; u0 q| MCASP_RX_SYNCERROR
" }/ I( m7 D# Z% Q| MCASP_RX_OVERRUN);8 r4 ]; |! Z2 d5 j5 C
}
static void I2SDataTxRxActivate(void), {2 `+ X7 v5 o9 `- S% P$ X4 F2 P
{" m: U2 M. X6 x. E
/* Start the clocks */
9 T1 D  O3 @- }$ n$ ^" c1 f2 ZMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);9 y$ A+ P/ }) N$ K
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
- }7 V4 Z# }' \/ D6 |" n6 XEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
$ b  ^, Y% O9 Y1 E1 k* LEDMA3_TRIG_MODE_EVENT);! P5 b& }& C# k! E
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
3 y1 Z" T2 E" u. I& {0 }# F$ PEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
' f* e3 E$ R+ fMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
4 {- ~, |+ Q  n( Z- [8 `2 }1 OMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */$ g' X/ V+ K* ~8 u# a( R
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
: f( W2 B9 p: C; C( lMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);' M+ x1 B8 S6 ]- ]& E- @1 X2 e
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);# u$ ?" [" ~+ }! D3 q
}

7 Q  K; Z$ ~( V) V% @
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
% ]5 P8 {$ P! U
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2025-10-17 02:55 , Processed in 0.037468 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表