MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
; N. P2 |& B- m! a& ~input mcasp_ahclkx,
input mcasp_aclkx,
input axr0,

output mcasp_afsr,
output mcasp_ahclkr,
; \, {: N) C+ Q, t1 v) E! foutput mcasp_aclkr,
output axr1,
1 N8 q0 c& ~/ ^; j6 D7 _

assign mcasp_afsr = mcasp_afsx;
9 J/ ?, Z9 L( [% e/ `, c( zassign mcasp_aclkr = mcasp_aclkx;
4 R3 d8 I! ^: i% B" N& F( wassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

8 N! s  \9 F/ Z9 r4 r

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
5 v( g% i5 c. ]/ V% c{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
+ |3 f! K( b9 \, x1 X% V  uMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
& g4 R, j( F$ g2 WMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
* P7 r2 d1 c6 O) @McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
! e  d# P9 t. F' L' x) {! zMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
9 ~3 O9 g) w, [7 |6 W( vMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
: Y* `9 o6 C$ E0 J3 K8 J3 j- ]+ p: zMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
* O: _% ]; n- L$ M3 ?4 WMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
/ k) i! \9 G. J! d; U3 ~MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
! U+ {( z+ B) O2 |& ^McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
/ M$ l+ m2 F) Y5 z; p4 D4 eMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
# ?1 F9 F8 R' l3 M4 S5 F; L6 f0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
( ~9 {* n' W9 JMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

+ o" y4 ~# O; E$ O6 ?8 z: }/* Enable synchronization of RX and TX sections */
" K$ q) D1 W- `, x$ g& oMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
8 d4 u" `/ t; D6 A*/
; p! z- U7 t) F- K) E7 v" b2 gMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
7 Z3 b" @/ ?0 s& s" q** Output - Serializer Tx is connected to the input of the codec
2 R9 J, ]$ r* u% @5 _4 f7 h0 W*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
$ g4 Q: c* S& g% k4 w7 r4 o| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
# i) o# N$ n( W! X) ]: k3 MMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
) X" |: p# n( u0 s| MCASP_TX_SYNCERROR
# |+ f8 }5 H$ ]: z  j| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
+ Y) V4 ^1 Y  n2 Z0 N! ?| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
: u; `+ \, H- l/ W; N| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
, C6 W1 s+ Z9 E. }  W. e% {$ N8 iMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
) j$ R% D6 P0 ^5 H, D7 T8 mMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
0 j- B3 t5 q3 G" HEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
8 {/ y! Q; J, ^1 f9 m+ u4 }EDMA3_TRIG_MODE_EVENT);
1 l, e9 @! Z' t) F9 b' nEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
, o% F% n' }8 H. _3 \# J7 yMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
0 w2 b0 H! B3 j& n) ]* o  w9 o7 XMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
- @1 M- L  {& |; Owhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
3 f' U- L% O( Y7 R+ }# V" rMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
' }7 U5 F4 H0 |) ~! h}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.