MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 8719|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1212

积分

金牌会员

Rank: 6Rank: 6

积分
1212
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |正序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
. ?7 T$ T, d% B& ?- }input mcasp_ahclkx,( n+ [. l* Z6 o' u' P0 i
input mcasp_aclkx,
7 b9 U/ a+ q" U/ ^. W8 y+ @input axr0,
$ k6 w  R# B! O: J# T' c& y" E; G( I" g! T2 D8 o. [( W; K, Q5 w
output mcasp_afsr,0 n- g  L1 O, H) \/ _1 o) ?8 H! B
output mcasp_ahclkr,+ g6 H2 T, T; X' }$ }
output mcasp_aclkr,
7 X+ b+ x# j" V- youtput axr1,
! L) z& ]* _5 o6 B+ z
assign mcasp_afsr = mcasp_afsx;4 @& u1 A) s% P3 f* Q  y
assign mcasp_aclkr = mcasp_aclkx;2 A4 @' v0 \+ x0 T* |8 H
assign mcasp_ahclkr = mcasp_ahclkx;! i: t9 ~" G$ h/ t: r! k' C) U
assign axr1 = axr0;
  k8 {( M3 I$ l
% M9 \' L- w. z# s2 Y% o  Y
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
7 Z. y4 G  h2 [1 U
static void McASPI2SConfigure(void)
2 U: G4 z8 T- j+ _4 A{
4 [9 ~5 g1 |/ CMcASPRxReset(SOC_MCASP_0_CTRL_REGS);! ~! K! k9 _7 A
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
) X2 }. J/ f: Z% j) l% ?' NMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);$ W# T- d. R9 M7 f+ Q3 I8 k
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */7 D7 i, h# @2 t) f
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,* ]- K* ?' i  Y" u1 ~
MCASP_RX_MODE_DMA);, t" k3 f$ T* L$ z7 O3 r
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,4 R; A6 x" W  g) n7 J4 D6 n
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots *// J# t6 E/ Z4 h1 o  v4 h
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
2 V. t5 f& l- NMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
& {, |* F$ }/ r/ U" }McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, - ]6 a# a: a; n, @9 F% }
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
8 h0 m# b5 P9 T0 JMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);% C7 M) ^1 l6 b+ l
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); / `4 B6 J/ b! U
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,4 }4 c" S0 L( R  X; c3 }
0x00, 0xFF);
/* configure the clock for transmitter */
- U; d  x6 f0 h8 F. x  CMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
' J* Q, u! M$ c$ q% zMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); * h3 S! ~* W3 f  R7 ~, S+ _
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
5 U9 l$ R% ^! C3 L( H0x00, 0xFF);
# H" l! m6 p2 z; |4 D
6 J: ?% N3 e# W/* Enable synchronization of RX and TX sections */
/ a$ J! Q" O- w+ r% W$ ^5 Z- UMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */9 Z! G# ~9 h  c2 N  l0 d! i
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/ L& R& \6 K3 m  I+ \McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*/ |( d- Q+ `& q6 E4 i3 z
** Set the serializers, Currently only one serializer is set as
' n4 J2 q4 `" J$ w** transmitter and one serializer as receiver.1 l8 s9 p- _  C
*/
* f8 ?; g: o! MMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);7 r: A6 M( B4 K8 ~7 @
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*0 U- B' ~% r$ x0 E, j& @* A. t
** Configure the McASP pins 9 }1 ~* E. z) }9 D) q9 J, Q
** Input - Frame Sync, Clock and Serializer Rx
( C6 F+ r% N  M2 {8 i! o+ u! y** Output - Serializer Tx is connected to the input of the codec & I) U8 m7 M# E4 E& s  A( z1 @
*/
2 C' w# G0 d3 {" fMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
. {$ d) E9 h' DMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
0 g2 n- o  ?, [% @) j9 hMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
5 j, g% E- L. |+ i| MCASP_PIN_ACLKX
) l% e/ x& `$ o9 f+ L, r| MCASP_PIN_AHCLKX
3 ~. o, }$ k! I9 U| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */& ?  e6 D0 l7 H! K/ E2 n: ^
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR   x% O+ I4 f8 r& P) g# ]
| MCASP_TX_CLKFAIL 4 c* G1 ^/ S6 @# y' P
| MCASP_TX_SYNCERROR
" @3 w4 C/ T# H" z0 V* j/ s| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
3 P. r$ l5 `" H: p| MCASP_RX_CLKFAIL' ]1 |  W) \/ q- M! F
| MCASP_RX_SYNCERROR 2 V8 k1 E" N5 D4 [* e4 [5 m/ C7 t
| MCASP_RX_OVERRUN);
& T2 ?# i: e3 L) B9 L}
static void I2SDataTxRxActivate(void)
' e0 E- t1 J; R% h2 O" Q{
+ t* T5 R* t% R$ u/* Start the clocks */
4 V' l; Q$ N9 o) i: x0 kMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
+ E) |9 }0 u( y% \2 w! w' g. ]McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */; D0 R) b+ v1 \7 D0 i4 f
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,  N0 [6 Y" o9 e, s+ Z5 b; f
EDMA3_TRIG_MODE_EVENT);0 `% |( E/ Q5 T6 Z  j) J
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 0 R1 z  s5 `- r; B- l' T1 {2 ]+ @
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
) E7 d% i# S+ T! b& H3 @7 pMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);1 M: `" x7 Q6 H3 b* u. J# i
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */0 V7 `" t# \  a8 i8 J7 N. m
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
% l& p. {; a; I! U9 t7 [) AMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
  x4 t" _2 D2 d* lMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);% Z4 M! v* D+ [, M" v4 \# Q. H
}

3 U/ c: y4 h4 J( q/ s9 j$ ^
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

0 C! r/ v- j) a% k) S1 I, g
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2025-12-3 01:42 , Processed in 0.037451 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表