|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,
& b1 D6 N/ _2 y3 L. Ninput mcasp_ahclkx,% [& {7 r! R% \
input mcasp_aclkx,0 W8 P! B* s6 h+ d5 I* u
input axr0,
& X6 t6 B; Z+ u3 L9 }
$ ^$ e; q: x: P$ d/ foutput mcasp_afsr,
- g$ F' o, [6 W7 L9 U0 Loutput mcasp_ahclkr,( ?: s4 {. v5 p# ]2 B: X% H) F
output mcasp_aclkr,
) `! v2 V: @& xoutput axr1,
0 q, N) a: B$ [$ t8 H assign mcasp_afsr = mcasp_afsx;
. ~! Z: k5 h* ?$ aassign mcasp_aclkr = mcasp_aclkx;/ t2 S; H& L. D$ p; N
assign mcasp_ahclkr = mcasp_ahclkx;$ A& r8 _2 c2 T, U
assign axr1 = axr0;
5 E+ y! y& T& [
{; d0 { ~! W% Y. P* v$ f* C在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。 - q: g! a5 C" f4 b5 n! ?
static void McASPI2SConfigure(void)) p a5 F1 P) ~8 C6 F! a. @! e0 u, {5 h
{
) V( o |# b3 V# @McASPRxReset(SOC_MCASP_0_CTRL_REGS);
+ {! _# F7 A- z6 X1 S% T! {) \McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */
3 f, T1 k! j8 SMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
* d7 j7 s: n0 M, KMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */
" m* D% h3 w& d8 P) x/ \9 e5 E" pMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,9 o2 x) a2 p6 ^+ A. g
MCASP_RX_MODE_DMA);- o5 v5 O0 p3 i& Y
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,4 n5 g1 o7 b( L9 r2 a8 Y( {7 ~
MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
8 x# d% N) }9 _ f& j; n) UMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
3 N6 F! |" F+ XMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
3 Z9 F* a' f y5 @. ]; gMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
" u5 y% j/ x( ?: N/ t. I; O/ ?MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */
8 \8 G% _! `8 Z# C, D& N% [3 f4 W% GMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
- A" u6 X4 W" d) mMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
2 y5 f/ ]4 w, X/ X4 ^! YMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
$ ?/ Q, ?. M6 ]* O. Z0x00, 0xFF); /* configure the clock for transmitter */
, n/ S, T( X+ k+ z; X( l% {McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);2 w' W& |# z5 P8 h E) e! r. ?, H
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 9 }+ K% o; f6 J# F
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,+ A- N# C! d1 k- n
0x00, 0xFF);0 H. g. ]' X/ a1 l. _
7 _ _" c5 u! S5 e" e0 V/* Enable synchronization of RX and TX sections */ , _$ u; P+ _: k4 o/ I
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */, Z: D, ~* R/ Q6 A) C! S
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); o5 Z2 ^: f" S$ X& I D& S6 n
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*
) q* k. y& Q2 W** Set the serializers, Currently only one serializer is set as
$ [% ?0 R; b; A3 a* |** transmitter and one serializer as receiver.
+ M4 H4 v/ P& i9 d# v*/
' G) h. S2 y9 _& m3 ?$ ?0 Y7 `McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
7 Q" H6 A: ]# x: o7 H$ q! SMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*
2 E5 r$ s- ]; C' O, P% d** Configure the McASP pins - H# m( Q( b! t; @0 f" n- U
** Input - Frame Sync, Clock and Serializer Rx$ k. W5 [, n8 N% _+ b& `1 a
** Output - Serializer Tx is connected to the input of the codec
" x# m* Y( }) r+ r. y*/: u9 I4 S- u6 V) |5 T. `) Z2 V
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);8 N5 V/ ` K7 B; ^/ r6 ~
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
/ s# D' q- f, p& r E* U! ^McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
# }" b6 v) B" k- F4 D| MCASP_PIN_ACLKX G' t4 X8 k1 d/ h0 u2 O C: v
| MCASP_PIN_AHCLKX2 m+ q! u2 l3 n/ D- s3 S" f6 a& T
| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */
1 Y/ S$ S7 I$ I8 @McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
; V' u0 W: d0 ?) T| MCASP_TX_CLKFAIL
3 l9 m4 J. Q: ~6 G3 s: _| MCASP_TX_SYNCERROR3 T' l' v) u9 Q
| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
. c$ H5 _/ D3 Y0 b8 {| MCASP_RX_CLKFAIL
- e7 t6 Y5 i7 g9 || MCASP_RX_SYNCERROR }' c9 t! V8 P5 s4 y
| MCASP_RX_OVERRUN);6 H! X) H5 P4 g4 L* O& q8 m
} static void I2SDataTxRxActivate(void)
& F% S7 a! b7 a* d" o5 p{
8 A6 J) p' F+ X, U% f. y( w/ D0 Y% C/* Start the clocks */* ^7 y5 }6 o0 [5 |& e" I
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
9 G& l8 S4 C! qMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */
& x, m* J' h6 f0 \6 |+ UEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
8 G* j& q+ j' n7 c+ dEDMA3_TRIG_MODE_EVENT);
R$ ^# C7 r( a+ Q- v- hEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
. t4 I, i. @+ v4 j) fEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */2 Q, S) \' B G, ~3 _4 d1 Q& o! T
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
z) L* H. T$ i! G1 `McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */% |* n; b8 _. z: }8 }
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */
% ^3 E. Y% T& a$ DMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
% `* g# o3 S4 u5 M! R! G; |/ d5 n8 KMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);( x5 k) }% ]6 m5 ^5 s
} 4 C! L% d& x. r) E( |
请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0. & i W5 Z6 V b/ G: n
|