MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 8347|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1211

积分

金牌会员

Rank: 6Rank: 6

积分
1211
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |正序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,; }+ ^. }" f* R5 W' d
input mcasp_ahclkx,
; r  M: Q( U, A2 Minput mcasp_aclkx,
" D2 s3 c+ }( ?- D+ _input axr0,: E2 }) E3 F% p  _

7 G& K7 j, @( c! Voutput mcasp_afsr,
  O+ W8 b7 o; [1 l7 c7 Coutput mcasp_ahclkr,3 W# \+ f  C# P2 c
output mcasp_aclkr,! a9 ?6 E6 b2 F+ m* Q- I4 }# x  Z
output axr1,' a: A' {! Y9 U- k( R
assign mcasp_afsr = mcasp_afsx;% ?6 |- y+ Q! j! |$ P2 g
assign mcasp_aclkr = mcasp_aclkx;
* p0 w  E6 j1 L3 ]2 o8 P* zassign mcasp_ahclkr = mcasp_ahclkx;
" `! o# x  M. Y8 ~assign axr1 = axr0;

" C3 B, x, `$ [7 S3 p& O3 j
" l$ [" g7 o8 U( l
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
' r2 ~1 V* E! M5 K6 r$ b
static void McASPI2SConfigure(void)+ U, N( L2 Y4 D
{1 N$ S7 K9 `2 j
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
, ^9 f* P2 R4 QMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
& {" X( T3 h5 Y7 N5 b1 e$ WMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);! T9 r* ?: O% m9 r9 w, n+ J
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
% Q+ D& C" v1 p& XMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
$ C0 T( j: K# C& ?MCASP_RX_MODE_DMA);  o6 H' l; D8 E% P! L: i
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
' r; {! u5 k0 c, X. ]8 B7 e4 ~MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
# S, ], t" h2 U& C7 FMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, % P# Y* M5 Z" U
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
! @7 v# J- l" e% s) s% ^( z- ^McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
# |! X9 {; \7 ~' E; ^MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */2 F1 h- |' H5 ?; O* S
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);/ U/ V* ^" i, G8 }* z7 K3 |" n
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); : }9 e' T( \/ k3 T& P
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,; R) T$ ^1 \+ T! N& M( [* x- |- k
0x00, 0xFF);
/* configure the clock for transmitter */- \0 H) y% O4 ^! {2 n4 u
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
9 f9 e% E& C$ K; n* @! pMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
" E- s( M# ?" }1 U# JMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,$ r, l* ^+ Q. B& ]5 Q0 L8 B
0x00, 0xFF);
2 [* W" O: \* S$ g: g7 W" _7 n5 s0 g0 S! R- d/ i# `3 M+ x2 E
/* Enable synchronization of RX and TX sections */
5 D' P1 C+ s5 T& B* I. c2 BMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
4 h- R3 {& j* nMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
( A$ ?' ^& N' q* Y, bMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
. R2 o  |3 x  {4 \** Set the serializers, Currently only one serializer is set as
1 W8 u6 p; L) F1 b1 F- _7 [( v** transmitter and one serializer as receiver., n( e4 C2 x7 k2 [; ^+ q6 K( u
*/, M* ]0 q, \! r7 e
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
( U9 z: O1 K! u  h8 x! @. c1 A2 d, t0 RMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
( ?5 u$ O2 c5 k& g% ^** Configure the McASP pins # X+ H/ ]2 o4 A8 y
** Input - Frame Sync, Clock and Serializer Rx  Z+ u+ q! {4 s! p
** Output - Serializer Tx is connected to the input of the codec
+ G( o& C5 n) X7 ]7 O) z*/
9 Y4 i% |2 X/ n! \; A: o; pMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);$ K) V' g" R2 e0 P
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
# y) T2 ^/ g. c& oMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX+ c6 w6 e: ]9 f3 C9 k9 K; l! `$ S
| MCASP_PIN_ACLKX+ W1 h8 I0 g0 s. D0 O
| MCASP_PIN_AHCLKX3 v* _; r6 r  C' V" C* w
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */  o1 j) I+ g6 h
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
( T" [# C4 j( F" @4 [  P| MCASP_TX_CLKFAIL ) q# ?( c9 [" e$ X
| MCASP_TX_SYNCERROR" M# U# G* \0 t" {9 p* |7 }
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
0 P/ F3 O% C. z| MCASP_RX_CLKFAIL
" {5 y# B4 W; {, g6 Q" d| MCASP_RX_SYNCERROR
1 {; t' g3 z; @2 C' ~| MCASP_RX_OVERRUN);
  v2 C' _; G9 F4 S+ k: v/ U! Y4 X9 c}
static void I2SDataTxRxActivate(void)
8 h. J/ U$ j1 k$ S: {1 o{5 |/ o- A& z- ]' W% @
/* Start the clocks */
. p2 `7 p% Q1 qMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);0 c$ K5 g- h' I/ h3 _, I; ^
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */# p! Q& p) q0 ]* ~0 D! w
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,! T) b% a5 ?3 k3 K5 C
EDMA3_TRIG_MODE_EVENT);6 P; n/ W* f3 e* f3 n7 F. }
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
6 Q9 u' a& V) H0 @' ^( DEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
9 @/ \3 S5 N5 e# {McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);5 a4 F+ W% S( W( f! |2 p. A/ Q
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
9 g/ h# @3 V# ^' Swhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
! q! ^. C, o& I& C  b. g6 C8 JMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
, P' @: ~8 q4 \# M. D6 A6 {McASPTxEnable(SOC_MCASP_0_CTRL_REGS);3 w6 q- i, x. `4 d
}

/ ?+ @- R! P2 L( j& N0 ]  x
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
- x  ]1 R% h$ B+ L4 {' [+ l- p
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2025-11-19 19:46 , Processed in 0.038216 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表