MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 12121|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1215

积分

金牌会员

Rank: 6Rank: 6

积分
1215
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |正序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
8 Q/ {( _$ h% U& `5 ]) o' r/ finput mcasp_ahclkx,+ Z& k0 @% b9 t$ [" j. i+ s2 ^' o
input mcasp_aclkx,
, R% }* W, ~: T( pinput axr0,
+ ^& d$ `8 W/ C) d' }7 |! O& n- _0 t% m  [, t
output mcasp_afsr,
3 b2 N. g8 C4 @6 R' a! ?" ^output mcasp_ahclkr,* g, ]! |. m6 z, T& q1 w3 u
output mcasp_aclkr,
4 S' V+ W' |8 routput axr1,4 x& G- u: [/ f+ B$ d3 k# x" |9 C
assign mcasp_afsr = mcasp_afsx;) ?' g4 `! d0 m  b) N
assign mcasp_aclkr = mcasp_aclkx;6 F* I5 s+ a+ a& [3 w% Z
assign mcasp_ahclkr = mcasp_ahclkx;; r/ l. U% G# Z+ [% Q
assign axr1 = axr0;

+ w, o! a. n( [( ?, [
& S4 C) a. g. N
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
. }7 o$ l6 N% v/ f5 i6 L
static void McASPI2SConfigure(void)
7 L/ `7 O0 z6 a, a+ J1 c3 N2 W2 ~{
, t1 o, t8 V$ ^( U1 L1 V" N( o0 qMcASPRxReset(SOC_MCASP_0_CTRL_REGS);# l9 C9 E  h0 {5 {; w' r
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */( c( N; y$ M0 S! j9 r3 E) z# ?% k
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
# r: v0 l* d! f  AMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
, T7 G8 x/ \# u& B' AMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,) j- _6 d. @- F7 D
MCASP_RX_MODE_DMA);; {! g7 y3 N0 V4 @2 ?5 W' Z7 E- U
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,7 p3 `+ X. S  c7 N1 K
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
- I) b. N* X( T  XMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
( O' @3 |$ i9 ?, ~6 }MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
3 z! v2 @  b! e' `5 IMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
. ~4 S" i/ r- Y7 X4 iMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
) f8 C! v: u8 |" vMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);6 g% y' r$ w1 q' T
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 8 i0 c2 u" O. E/ w
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
8 D3 \% o* V  V* y& x0x00, 0xFF);
/* configure the clock for transmitter */
! t0 f9 Z& U; |6 AMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);# e9 ^3 A- R6 X3 S. o, W# b) }
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 6 s2 F/ X2 ]* G3 @8 A
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,5 w9 G" U& r, V% L; Y9 g2 b
0x00, 0xFF);& |- K7 t7 J' @8 j+ }3 U/ U# p
# b' A# Z) W; V3 A2 Q
/* Enable synchronization of RX and TX sections */
" k' o; E. E" U- i  z: E8 ~McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
1 D8 ?! h0 j2 ~1 \5 DMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);3 D$ n2 n  @9 J" H; s
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*% A  R, D0 E) s2 M$ a/ Z$ `
** Set the serializers, Currently only one serializer is set as
5 r9 v- O: w( S** transmitter and one serializer as receiver.' K# r7 o2 L2 L
*/7 \6 ~4 T% `! N, C8 `, c. L
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
0 L* @( w8 G  d" K6 z+ j; ~8 y% uMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*  G1 n% u1 g& s5 [2 T6 r, `. G
** Configure the McASP pins
: k$ a) N" O( U* M3 N, D0 b8 r** Input - Frame Sync, Clock and Serializer Rx- q( T4 ]) r/ f$ e; e7 i$ _) k
** Output - Serializer Tx is connected to the input of the codec # e1 W7 J3 q0 m  u% Z# S9 `  @
*/
/ O/ U+ U2 r9 k. u- C- BMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
8 m! ~9 ^: Z* M* DMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));6 M* q  o0 P" u" D8 l- d
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX5 O* b1 `" [8 x: t: ]2 X3 Y# [! f$ A
| MCASP_PIN_ACLKX- n% f/ I. l5 ^; W! V# d4 f
| MCASP_PIN_AHCLKX
! E% u4 W9 J$ U% ?% N3 u| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
1 [8 @+ V2 t2 v* s" HMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
! }9 g9 o* e; I9 G6 {! B| MCASP_TX_CLKFAIL ) i! B; C1 n. i( b0 K5 k+ d
| MCASP_TX_SYNCERROR
. _  U7 p, ~2 v3 ?2 Y| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
2 P, C" Z( M2 Q" E2 m0 k| MCASP_RX_CLKFAIL6 M4 \- c  H% ^. E) Q0 C3 i4 k) @
| MCASP_RX_SYNCERROR ( A  v1 c2 {7 t
| MCASP_RX_OVERRUN);
  N2 i9 r* k- c2 r7 M}
static void I2SDataTxRxActivate(void)1 n1 u* m7 j5 x) Q% y1 F; ^! z
{9 v! Q& K6 o6 b: W8 C' `
/* Start the clocks */
) W( m6 @4 J$ l- t+ lMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
* b4 k4 k9 g! x8 d  e( [McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
, k  }- W" N) y$ S+ v- B- kEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,% @: Z5 H  U( ]2 t2 E
EDMA3_TRIG_MODE_EVENT);+ X1 `/ N, ~' A0 y9 R
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 7 G" ]* Y: T& d9 n3 {
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */# V( r* F8 i' G8 i
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);0 ]3 W+ M; B7 |% e/ `3 N& R3 r, ~
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */* ?, q, T4 Q8 @3 U( k2 a7 D, G
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */* g/ `, q( x. J" \: X
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
( \" f$ T+ ]4 K- a0 ~9 Y% sMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);4 g9 U- \0 i0 C' ]& n3 z. S
}
* m0 u, g4 `0 r: z) O2 p2 x
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

) ?5 H5 v4 n5 b1 O
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-3-29 05:35 , Processed in 0.040448 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表