MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
. k3 ~$ R8 u, `2 z. x, q) H. minput mcasp_ahclkx,
3 y- l: M: k1 binput mcasp_aclkx,
input axr0,

output mcasp_afsr,
output mcasp_ahclkr,
7 q1 v1 Y8 U3 }! ?output mcasp_aclkr,
7 x6 Z7 G  {- R; E9 t* c' @$ woutput axr1,
" Y3 {4 S- P* e' L

assign mcasp_afsr = mcasp_afsx;
- f8 K* D' }" B0 H( A, m9 nassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
6 h" g( [5 ~" Q4 L- ^- G: Bassign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
2 h9 Z  {: _$ S3 d. ~7 `7 K& j{
2 O- o8 o9 d$ I! IMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
4 B  e; j( Q$ i. J0 C" `MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
- T  `* R( l) b" b) ]: T7 iMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
3 L5 A0 u3 V0 e  qMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
# X2 {5 p1 N6 j3 Q: o5 ~McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
6 n' x, y7 f9 c- qMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
) j% |0 C5 p, ]! f% ]  d, oMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
' L( `1 c( t5 {& y! ^2 x& Q+ ^McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
+ Z3 b8 b2 s( R; c2 Y! \$ n/ k( A2 f0x00, 0xFF);

2 K4 v7 o2 x  p/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
) a2 m" N  c) r( U+ uMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
, w; J' {1 ]8 o9 x# fMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
# O/ Q# e) x/ aMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
/ T: ~5 H) ~- T( J( t** Configure the McASP pins
5 M3 a7 c, S3 y' k) {2 r# J8 F% Y** Input - Frame Sync, Clock and Serializer Rx
9 r8 ^) c0 L; a' T: p** Output - Serializer Tx is connected to the input of the codec
4 S# X9 g) `: Q*/
+ h. A7 x6 r5 W$ g. V; ^McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
4 Y% p6 o% @% x/ m) s1 nMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
# l7 j3 H, U1 c- x8 c| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
9 |% x$ ]' p, |McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
" [, m. r# r! G+ q" i. s| MCASP_TX_CLKFAIL
5 U# Y+ E- C+ e0 Z1 Z| MCASP_TX_SYNCERROR
' |4 @. n& ~! q( C| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
4 X* G) e$ X) n5 p, M3 S| MCASP_RX_OVERRUN);
' `1 Q! t* y/ F4 A( V$ k& H0 Q+ s}

static void I2SDataTxRxActivate(void)
{
+ ]& w2 q. t: f% i, K( a- G5 w/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
9 a% J- j7 o7 q& ~EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
3 e8 [+ f' h+ ?& o1 K* j: Z& wMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
2 M7 N9 `- a) hwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
$ R" Q8 {7 e/ g& z$ k- }  C, o1 MMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
5 E2 [4 G3 h- X) D2 J, C( iMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
% p; {9 [" B9 Y, U2 P( R$ y* p6 D}

! j. ~4 P0 ?  }8 l! A

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

( H6 P+ F# g! ?