MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
: o3 S; k) T: N; o4 q" a; einput mcasp_ahclkx,
  ^  g1 O  C. V% K% M, xinput mcasp_aclkx,
  O& w8 b9 r; ^input axr0,

) @( ]7 h1 s- e, R7 d8 f' x6 Coutput mcasp_afsr,
output mcasp_ahclkr,
$ ~+ ]3 A8 D. T% ?) ]  ioutput mcasp_aclkr,
output axr1,
! r% V$ l7 m8 e9 N, V+ p. {

assign mcasp_afsr = mcasp_afsx;
& {" M+ M+ {( k- s. ^' Vassign mcasp_aclkr = mcasp_aclkx;
7 E& h$ J5 n. M( X$ nassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

8 {0 X7 w; @3 \( D
2 \: Z) i+ z& k

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

0 o8 n  C# u2 ^9 Y

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
7 z. Z; z5 Y  p' T7 v5 AMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
* c' _7 C9 S5 KMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
$ ^& }$ b5 g& M. `3 a  FMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
2 O0 `; Y7 C* d5 ]& jMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
$ M. e! F3 Q' O- G& L' ?McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
( u: S% G& K. W) a) _MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
9 ^" W& e+ V( q4 ^+ Z0x00, 0xFF);

/* configure the clock for transmitter */
& h) ~5 O0 ?$ WMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
# H$ _' Y9 U. c$ Z( ~McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
; x$ k) ]# O7 j( q2 I  R- }: {0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
4 D" s6 V( d4 D/ _% SMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
) T& y2 g  F3 \9 Z7 EMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
# `7 \, |( o( N- XMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
3 |+ h' V+ j& L) A** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
- Z( O( p7 K3 R** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
  T* p- J0 `5 S3 c*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
9 g8 ]$ ^+ C% b( s. VMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
: A( B5 @- W5 o2 u  s| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
+ J' s  y3 g6 y| MCASP_TX_CLKFAIL
. e) K  {/ N) ^" Z+ c0 `5 i| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
0 y: f1 b2 u. \$ x7 k  }$ d| MCASP_RX_OVERRUN);
. t0 L1 M. U8 q}

static void I2SDataTxRxActivate(void)
+ o- b+ {6 j" Q0 b{
/* Start the clocks */
& h3 m5 G* h/ p- M, cMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
& C2 [3 j! p( V7 H9 ~EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
9 I5 n7 j, {% B( l, ?( K1 BMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
* W* E# \. k) S2 I) S% Zwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
0 _. `6 K0 H/ R1 Q3 o. ], m7 K% hMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
, S! j, f5 O+ s( o% kMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
/ T: x5 X" q- L% I: @$ j. p}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.