MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
( K: w4 ^5 M5 h' V8 C# Ginput mcasp_ahclkx,
input mcasp_aclkx,
input axr0,
  ?: f7 ^8 g0 x7 C1 G, U2 `' R2 }
output mcasp_afsr,
; R3 X# f2 V& H2 |# routput mcasp_ahclkr,
output mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
# F4 ~4 V( T! Z! [- t1 C5 F9 Tassign mcasp_ahclkr = mcasp_ahclkx;
! T) X' y9 x- J2 B" g  A/ a5 vassign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
1 _, Q3 H& [6 k{
, A' s' |2 y& q( X7 pMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
8 N3 A* z! L. b2 Z4 n5 pMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
; a! F' Z# e9 [" Y7 e6 B, h! ^McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
" ~5 ~' `- e$ ?7 u% L9 bMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
4 i) C# e& F7 ^7 P( I7 tMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
$ K2 C- S3 ?" r- X9 z( M: D3 u4 GMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
& l; [' s, w, ?& j$ t+ U0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
. E( y5 }4 R$ z; G5 y# _1 l, x0x00, 0xFF);
. E1 p( D! q: l; ~' \- m: X8 i0 F
+ `7 X4 b! F, A/ X/* Enable synchronization of RX and TX sections */
1 [$ J6 \8 a2 T0 H7 F8 L1 ]McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
0 B! O: j- v( j' b6 N& H/ A# c4 MMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
6 W1 e$ Y6 N1 ?; i3 K! l/ J3 f** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
, }9 I" t! V2 c** Input - Frame Sync, Clock and Serializer Rx
! h4 o: N- V9 y2 y1 D2 P& i  D** Output - Serializer Tx is connected to the input of the codec
*/
% C! F8 s9 [( |' V& C' a' u" WMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
- w7 }6 i+ S' q6 Z" D; U* oMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
0 F) I+ h- j6 A7 d. Q3 o) F( ?# u+ u| MCASP_PIN_ACLKX
9 v) b6 Z% n4 }5 z0 e| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
5 g- |  ~3 g5 @6 }# q| MCASP_TX_CLKFAIL
0 J) \4 B$ ]. Y3 |) R| MCASP_TX_SYNCERROR
7 g+ Q7 Y- N: |: K- U% ?| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
' P" q) x% {5 d7 P$ t- b| MCASP_RX_SYNCERROR
. s5 I$ q: W: [6 k, C| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
9 N% i2 R5 h$ u# K) o/ [EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
1 n* s; h7 B. P! F* T6 Q5 v7 T' lEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
& _: I7 R$ I& J8 LMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
. V  a2 F3 E% \: h8 D. yMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
9 [9 u, t0 e5 d( ]! T- V: f) @6 ?" qwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
* z7 D& E: H" q. i+ nMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

6 }7 i$ n$ T8 @/ q% v

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

# j7 Q' [- c! J