MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
' E& A: O9 Q" T# Einput mcasp_ahclkx,
input mcasp_aclkx,
9 U0 e; ^1 k8 |input axr0,

9 g3 i+ v1 x; r+ y9 w9 ]9 n0 foutput mcasp_afsr,
output mcasp_ahclkr,
* s3 Q" Y, f1 R) d) S4 qoutput mcasp_aclkr,
. |/ [1 G% _3 w1 B3 ?output axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
" |: Z5 ]: j+ m$ B# M' x9 oassign axr1 = axr0;

: p: }7 C: U6 ?8 p( L" `% N+ A! [
$ k" l* z) t6 }4 s6 e  D

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

- Z: f! A( G  l7 J5 [

static void McASPI2SConfigure(void)
1 e6 W0 U1 {' B{
, T9 x; [7 I  t) P. k9 y. S* C' `McASPRxReset(SOC_MCASP_0_CTRL_REGS);
& \8 ^) m) H/ |McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
. x, @. L3 B' q, Q$ XMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
) Y6 a" E/ `7 h/ q8 c. L$ \! c0 xMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
2 ~2 y* {/ r7 t0 @8 w; Y/ T# TMCASP_RX_MODE_DMA);
7 E: l$ p$ Z1 _, QMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
$ l' X7 k$ D; c8 CMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
' R; T4 f5 Z: I8 I! rMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
, X# t$ Y3 _0 x) H" \1 G% K# DMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
4 l1 o% g3 L* {( q/ Q' w4 z& WMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
) f4 C8 O7 R6 u% Y& X6 Z" y+ C; r) p
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
! i& l& z4 ]6 F$ H6 b6 N*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
8 _+ @+ Q  L, ^2 l* Y% v* NMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
- q. u# X5 V% P( z9 n" E** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
& g0 a5 k2 Q1 u8 \- Q  N, v** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
, t, r+ X) Z0 vMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
$ @  }- T! s6 h- c- BMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
# ^: z0 ^% f2 Y6 w$ U; ~! a1 x9 R| MCASP_PIN_AHCLKX
% c0 @! B7 q) O* f  D| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
* m5 {3 h* D$ [- z( cMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
% ~6 r2 f5 K$ h9 B/ D: l" r| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
2 l: Z' J4 m" h+ s| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
) ~3 v0 k' L0 z; P* E1 i& r- D* L8 V}

static void I2SDataTxRxActivate(void)
{
3 f3 T, u+ E7 A' Z7 ~9 w/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
) ?3 j' l5 f. ^1 D# ?EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
6 u# b; S0 y$ j/ `& a  {EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
2 E, r# D7 d8 yMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.