|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,
; N. P2 |& B- m! a& ~input mcasp_ahclkx,7 C4 h* _5 V. r+ c
input mcasp_aclkx," S+ e2 t8 m7 p
input axr0,/ e) [1 _7 `7 Z1 Q9 G( S4 I5 m0 b
e; ~# _) A( {* u# p3 N
output mcasp_afsr,# O' h4 T. r5 p5 W/ I( ]
output mcasp_ahclkr,
; \, {: N) C+ Q, t1 v) E! foutput mcasp_aclkr,4 T( e# g. Q# r1 k, Y! O; t
output axr1,
1 N8 q0 c& ~/ ^; j6 D7 _ assign mcasp_afsr = mcasp_afsx;
9 J/ ?, Z9 L( [% e/ `, c( zassign mcasp_aclkr = mcasp_aclkx;
4 R3 d8 I! ^: i% B" N& F( wassign mcasp_ahclkr = mcasp_ahclkx;+ `5 M F! {- E+ z% Z; y' E2 Y
assign axr1 = axr0;
8 N! s \9 F/ Z9 r4 r t$ x: ?" Y3 i) ?
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。 ( w- w: I5 ]( D5 O" `
static void McASPI2SConfigure(void)
5 v( g% i5 c. ]/ V% c{0 E7 E1 a: ` f2 o5 S& o! j
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
+ |3 f! K( b9 \, x1 X% V uMcASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */* J3 h2 ?! T. a A4 E5 B2 f1 L
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
& g4 R, j( F$ g2 WMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */
* P7 r2 d1 c6 O) @McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,! E/ b( s" c* {$ i% p- F9 n% D
MCASP_RX_MODE_DMA);" K# P8 a. P" |: V
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
! e d# P9 t. F' L' x) {! zMCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
9 ~3 O9 g) w, [7 |6 W( vMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
: Y* `9 o6 C$ E0 J3 K8 J3 j- ]+ p: zMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
* O: _% ]; n- L$ M3 ?4 WMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
/ k) i! \9 G. J! d; U3 ~MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */
! U+ {( z+ B) O2 |& ^McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
/ M$ l+ m2 F) Y5 z; p4 D4 eMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); * I4 o; }( S `4 P% ?' V$ g
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
# ?1 F9 F8 R' l3 M4 S5 F; L6 f0x00, 0xFF); /* configure the clock for transmitter */' \" C6 N2 y5 L
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
( ~9 {* n' W9 JMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); ' g6 x% W& J1 A
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,' q6 L- z/ m# Z; M' |7 V; ]" i
0x00, 0xFF);7 O9 [1 L4 j4 T2 G6 o( J: u+ r) s
+ o" y4 ~# O; E$ O6 ?8 z: }/* Enable synchronization of RX and TX sections */
" K$ q) D1 W- `, x$ g& oMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */6 [1 p+ C& }; K4 z" e3 I: J
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);9 \& l0 _2 G: K0 Z: Z' q
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*9 @" J8 I* A6 [( r9 V5 \ K2 _- }
** Set the serializers, Currently only one serializer is set as! E: ~$ n$ ^4 e: h6 |4 [, s Z
** transmitter and one serializer as receiver.
8 d4 u" `/ t; D6 A*/
; p! z- U7 t) F- K) E7 v" b2 gMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);, q4 y1 \; w: u4 B) O: v
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*" w1 {. l9 j- y2 R4 Z
** Configure the McASP pins 0 m5 Y6 A' C3 j" C( R
** Input - Frame Sync, Clock and Serializer Rx
7 Z3 b" @/ ?0 s& s" q** Output - Serializer Tx is connected to the input of the codec
2 R9 J, ]$ r* u% @5 _4 f7 h0 W*/* W6 d! V/ ^8 l0 L4 ~" F
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);8 U4 h& I& V; A0 n( m
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));; P7 a$ R- P h L& g( f8 {) x
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX' N, F# R' R* T1 r4 W. \
| MCASP_PIN_ACLKX
$ g4 Q: c* S& g% k4 w7 r4 o| MCASP_PIN_AHCLKX% u" S2 ^# K2 P" K, r1 \
| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */
# i) o# N$ n( W! X) ]: k3 MMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR : N8 u# |. M( D( H6 {) p3 r. o
| MCASP_TX_CLKFAIL
) X" |: p# n( u0 s| MCASP_TX_SYNCERROR
# |+ f8 }5 H$ ]: z j| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
+ Y) V4 ^1 Y n2 Z0 N! ?| MCASP_RX_CLKFAIL* h* ]+ M! Y, O* p& }# n
| MCASP_RX_SYNCERROR
: u; `+ \, H- l/ W; N| MCASP_RX_OVERRUN);! x$ t3 M F# p; B
} static void I2SDataTxRxActivate(void)( w/ M8 R' _7 i1 G# [% j
{1 ?$ p v+ } ` \8 ?" N0 w8 I8 I* n
/* Start the clocks */
, C6 W1 s+ Z9 E. } W. e% {$ N8 iMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
) j$ R% D6 P0 ^5 H, D7 T8 mMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */
0 j- B3 t5 q3 G" HEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
8 {/ y! Q; J, ^1 f9 m+ u4 }EDMA3_TRIG_MODE_EVENT);
1 l, e9 @! Z' t) F9 b' nEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 6 s0 U& S% { \
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */
, o% F% n' }8 H. _3 \# J7 yMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
0 w2 b0 H! B3 j& n) ]* o w9 o7 XMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */
- @1 M- L {& |; Owhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */4 U0 p2 n4 p' {% c }
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
3 f' U- L% O( Y7 R+ }# V" rMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
' }7 U5 F4 H0 |) ~! h} ) H) Q' R; j- \9 c
请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0. , X; Z4 O7 ~( N) Q7 q! C
|