MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
7 _3 ]% {) p$ s% v2 g/ L  Hinput mcasp_ahclkx,
; J5 X  A4 f! \& f0 O$ finput mcasp_aclkx,
input axr0,
( d% X5 a9 C; y$ H. s* ?
output mcasp_afsr,
output mcasp_ahclkr,
2 |2 W2 u* g+ [- z+ aoutput mcasp_aclkr,
output axr1,
: m0 P! J! N9 i. K

assign mcasp_afsr = mcasp_afsx;
  v+ b- t' `) A, _- \# ?assign mcasp_aclkr = mcasp_aclkx;
+ y$ h" T, c+ x7 |* |assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
: {1 ]6 e# M9 A2 ~{
# F1 D* @1 f; NMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
2 B& s* c% W6 c: G7 Q5 i& V5 uMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
- g# [1 j6 o1 ~# R" U/ lMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
' Z$ u! J. J  X4 ZMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
6 {; [( ~4 M0 y' Z; n  Y+ q! zMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
1 l- c: T$ {4 ]2 M3 P" Q  eMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
+ F/ v% [) e: j8 m  U4 T! T, j% SMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
) O  @) B, T6 g* V. K5 E4 aMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
4 @/ a. d. @7 R. g0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
  M, v5 m$ h+ j5 l0x00, 0xFF);
3 g1 C  s% ?; v) t: V8 @0 d& l
/* Enable synchronization of RX and TX sections */
& }- }& F7 D& ^+ d9 m. h+ FMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
. [0 ^+ z! z9 }; qMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
% l6 f. x7 {- _( x, T% cMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
- \+ R( d) w. e' xMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
7 f- J: r  Z4 ~2 p' Q1 U2 t; i- V** Output - Serializer Tx is connected to the input of the codec
2 t9 q% h1 \( {$ n- w  p*/
5 N9 u9 u2 j: V" z- iMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
1 V6 `( f, C: u" dMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
$ E( o8 A) D" _) E0 ?: D# iMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
" b! u1 y2 x# || MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
4 ?, [& K+ W/ ?( z7 B* h/ I| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
% O( R2 I, M+ w. Z  L, v+ x3 x| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
# y! ]* K! U% G$ P5 ?1 Z| MCASP_RX_CLKFAIL
, _* K+ {" `) s6 F% G| MCASP_RX_SYNCERROR
) `+ K) [3 A! p* V| MCASP_RX_OVERRUN);
7 Z2 Y3 J! V% ]3 H: V" s5 m}

static void I2SDataTxRxActivate(void)
; w$ T2 t" _8 X& M) t{
1 q8 x0 A7 ]  U. H/* Start the clocks */
7 Q" ^+ j6 v/ ^McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
5 d) U- ~7 A: i0 ]* f  PMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
( A' z6 S" x  MEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
, ~) o/ P6 z9 T6 ~5 ~% _3 TMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
! J! k+ q/ {4 k- k}

  Q+ B! G) X. F

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

' E( c. `! W* x2 A