|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,
: W+ ?) R Y s7 v# zinput mcasp_ahclkx,
5 t' l6 S. p% [; R: g) G/ G) binput mcasp_aclkx,
& b3 p6 G3 D: jinput axr0, H; E% ?6 h2 x) p
) j5 F; j5 {7 k0 @output mcasp_afsr,9 h! r! w) }8 }* b) `
output mcasp_ahclkr,. ^" s# Q/ b- G3 L6 `
output mcasp_aclkr,& [) I9 X: d% H$ S+ v4 u, r
output axr1,( F* [! D+ `7 H9 i
assign mcasp_afsr = mcasp_afsx;
- I, e1 Q4 }% z9 v( N2 [) \assign mcasp_aclkr = mcasp_aclkx;
+ b: o, N% V7 w2 T6 Tassign mcasp_ahclkr = mcasp_ahclkx;
; A" X6 r4 W; q1 s/ x/ X* e+ gassign axr1 = axr0; 4 G: T" ^: ]1 |; H* Y4 v) i L$ W3 R
8 m, d( {- b& m) n* X( Y1 r/ g
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。 ! U5 t8 d3 x) I4 S! v' Y0 [
static void McASPI2SConfigure(void). X; j* C7 h" |9 M: C
{
0 e7 N9 N6 g+ S' D0 PMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
& R1 h+ E: D; L. D4 `- F& `McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */
( `* F) Z% G: ^% CMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
# k: r4 O; W8 Y/ j$ y6 q/ IMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */* e3 |/ T) I; H) j( O6 |# J
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,' t" p) H [6 l( ?9 L) f
MCASP_RX_MODE_DMA);
' Z9 i5 U$ I/ y7 ~5 l5 }* jMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE, ~- `. w. f1 K- a$ b/ G1 K
MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
3 k! A) r7 A3 I% b3 ?9 F- [ jMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, # r0 |& }" }7 H5 {8 ]
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
- A/ U; t v$ V6 J* U, JMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, # p# t# k# A1 P$ ~8 X* _# P! l
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */
/ ]4 b4 I9 _8 }8 ?" l' F2 A) |2 SMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);& Q p, B4 d% P' g/ Q! B) ^
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 8 ] r0 q( Q' z; ^ F0 e* [
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32," K" q* u) P8 f/ k
0x00, 0xFF); /* configure the clock for transmitter */& Y9 g) I5 ]& V- c, B
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);0 ?; ~3 l( _0 Z+ L
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); ' ]$ f f* @# `4 t
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,/ [0 M$ I% W; o
0x00, 0xFF);
) t' R$ Q" o$ F' \; {8 {. f* }* d# s% p
/* Enable synchronization of RX and TX sections */ . [1 G6 s7 T! N. z3 z
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */3 D. a6 `7 N* O- |2 V
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);0 b7 _, ]: L% h2 i* W$ b
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*
8 G9 j) o+ i: T) w** Set the serializers, Currently only one serializer is set as+ {' }1 H# ~: T/ g% L2 U$ m2 u: J
** transmitter and one serializer as receiver.
3 D3 e! L/ [% }% s% z*/3 \- o/ s( `+ j1 r! B$ q
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);9 M! E& J" w6 w
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*
+ M; N5 Q; N3 q- l8 Y% R& n** Configure the McASP pins
- `8 H+ V* R) U' [9 L+ S** Input - Frame Sync, Clock and Serializer Rx4 A8 T/ w$ r4 [& \! {( I
** Output - Serializer Tx is connected to the input of the codec & v* g: @+ A8 Y- \7 ?; Q
*/0 o7 }. M1 G0 }6 a/ w7 h, x: u* S0 W
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
+ s' P, T0 @) OMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));; a- b Q" T& @3 g
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
+ W8 I* n8 P& H {6 X+ P8 Y| MCASP_PIN_ACLKX: e2 J& j8 e5 x0 v/ ~
| MCASP_PIN_AHCLKX; a0 }9 M- ?8 @6 {+ u
| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */
0 g) E6 T9 }# \9 o; M2 B2 ]' gMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
5 Y1 s' B- d* x| MCASP_TX_CLKFAIL
5 \ Y- K7 ] Q9 U| MCASP_TX_SYNCERROR
' A) Y' O; k0 q+ p$ ~7 c$ @| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR 4 e; `; k$ F% G+ L
| MCASP_RX_CLKFAIL9 { K$ U( V4 X& k/ I" I
| MCASP_RX_SYNCERROR
8 y5 w2 R9 G& H% g| MCASP_RX_OVERRUN);- o" k) w1 ^) N& }* N
} static void I2SDataTxRxActivate(void)$ R) P6 C8 w- z! w8 V
{" Q& V! B! F! u1 Y9 V$ P
/* Start the clocks */6 e' _! P' m9 V: c& U% x! J) w
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);8 w3 H5 H. C5 T3 g/ _
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */) k8 Y e% C# N) a( S% x; ?% b" k
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
1 p' T4 V% `; U( G# EEDMA3_TRIG_MODE_EVENT);
: t1 [# u/ ^6 YEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
% J) U$ y' N3 r+ h- aEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */# v/ t8 J$ ~+ V1 ~* s" q. b9 X
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
5 n" N6 S* c: b% a) ^# o2 g" qMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */( J8 [) n) h1 c1 _
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */
* ~. C4 i6 v4 _McASPRxEnable(SOC_MCASP_0_CTRL_REGS);+ F, C5 N2 J) F! L' k/ N
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);- Q( M: G! K% m" o- m9 {0 K) C
}
$ ^ r! Y, a K: M- a j( n9 e请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
. `( G2 N! D# M% K( D$ F |