MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
* w6 ?7 B8 b1 x/ o$ M9 [3 Tinput mcasp_aclkx,
& ~) K0 {% K$ L% I* v. D2 [input axr0,
7 {/ L+ T: I; z! B. L1 i6 o9 }
output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
+ t4 X2 n( B- X, _- T4 N

assign mcasp_afsr = mcasp_afsx;
2 k& o# `* Y6 Q& q4 m3 U/ cassign mcasp_aclkr = mcasp_aclkx;
/ v1 |9 C" Y. t  s. {- bassign mcasp_ahclkr = mcasp_ahclkx;
8 W/ ^. A: Q" @assign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
% U' z+ O+ f' I/ J. H! a8 G8 CMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
/ ~! N/ z# g" M+ W" I. @2 yMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
& s0 m7 W4 r! H. u  B% ], U+ xMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
/ s7 Y/ h1 J' q* E0 m, aMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
* n/ }4 J' C7 H5 _3 Q- vMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
# A! d1 o1 y+ UMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
  ?+ W. U9 k2 Z' y1 k! |McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
! f2 \/ }+ @5 i4 ^/ k, tMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
1 b1 o6 f$ A6 |' d( f- s0 d* s/ ]McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
* c2 V# L! y9 w+ i2 h3 aMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
) I; L1 V/ h6 V7 \9 nMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
& c' K$ H' t1 U" E0x00, 0xFF);

/* configure the clock for transmitter */
# u9 k, Q# L5 t' o* LMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
) [, Z8 ~  H, `. i; x+ v* Z% uMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
1 i1 T1 d$ B  }8 _
% t4 L# F3 g+ z1 d$ {# K/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/ c, i7 K2 ~7 a" A) c; r8 P, j% mMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
* y9 ^% m) E3 u** Set the serializers, Currently only one serializer is set as
; B& r) Z6 g& M** transmitter and one serializer as receiver.
*/
, {! ]9 u- w; j& ~/ b$ D8 }McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
* W( P  L5 G% K& ~6 k. pMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
8 z8 X7 O1 @  |) U: SMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
0 C8 x, @+ W, |/ i- pMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
0 u- X/ e8 a- \9 O$ W( p| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
: d$ a- s! U* z' t% M| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
$ |8 A! p' E9 E6 T| MCASP_RX_SYNCERROR
/ i* L  @# V$ Z. v9 G* O- x! e| MCASP_RX_OVERRUN);
: ]# `2 J6 H. b* _. W* w! b}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
. l. _; u; r8 t) H5 CMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
( Z  [1 g8 Y/ qEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
4 m% {: r2 e2 w/ r5 g* B8 DMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
4 h1 T+ f& k" V+ Owhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
7 s# q8 X; O  n" W( S# ?McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

( P, X6 c2 H1 g6 Y% }: V