MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
+ A5 H0 E, u" {, y: Uinput mcasp_aclkx,
input axr0,
7 b8 @* x1 w9 F+ F' {' b, c! ?
output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
. }+ T& d0 z4 k4 S% M! l/ Sassign mcasp_aclkr = mcasp_aclkx;
) k/ ?2 L$ e' C+ R& dassign mcasp_ahclkr = mcasp_ahclkx;
' E+ y1 W4 l8 I0 S; t$ \  Kassign axr1 = axr0;

# Y, M/ h9 E, z8 l) |# b; f" N7 ~4 g7 I

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

; {7 w# g" z% f

static void McASPI2SConfigure(void)
% V9 x2 a: x  s2 K& r' t9 d* d: |{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
: E' p9 Z; s& f* {$ R1 RMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
9 X. R+ L! L8 [9 y0 lMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
7 k* ?; T$ T& v  X" ?! BMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
0 r( a( V+ V% z! nMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
, z$ Q/ g. W1 z0 G8 F3 zMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
2 N/ g' U/ a. TMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
, W5 z3 N) N- Z% nMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
/ c' D- U" i9 ~2 B9 X9 T' ]* ?  I- EMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
- S: @# k( _" N4 ^McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
/ Z7 w& G- b. l+ E$ c2 K0x00, 0xFF);

/ N/ i9 b+ s) v1 `2 G: S/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
: j) n+ k9 p* [+ P- S. d: x5 GMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
1 _) r" t( e1 r** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
# D: E7 i1 d7 e5 z7 `7 uMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
2 R& }: c. k% N  b** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
  s, Q) |' @0 h$ b  @! rMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
! \5 l4 z6 G4 w; j5 B8 M& dMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
  \. C: @) y/ z3 A2 r; t- j| MCASP_PIN_ACLKX
8 h! `0 J$ g6 v" i, a| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
2 y1 d& F6 g* T| MCASP_TX_CLKFAIL
7 D" w, v' o5 I' w% l| MCASP_TX_SYNCERROR
* u. I; r/ X0 U5 n9 m| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
" c7 @, b5 W# \0 V/ P/ }| MCASP_RX_SYNCERROR
1 g; d3 D) {* C- G' S| MCASP_RX_OVERRUN);
' ~  y# e2 W0 t) M/ ]. p1 X}

static void I2SDataTxRxActivate(void)
% f% u8 F) T  C! w{
/* Start the clocks */
3 e! N- f2 {4 n6 ?4 D  [8 Z+ gMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
/ M: L9 R( r. V. m& |6 E3 i2 j, c2 [McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
% f) `8 G3 U( @0 Z& x( A! z1 C, k/ lEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
5 c6 u4 z2 e$ J6 b5 R3 zMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
/ S& u3 K6 u- c% rMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
. Z- Y1 r; Q$ dMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
3 y/ h# T; X" X5 p: `, rMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
4 ^$ `$ [9 h2 X! W2 M7 _& ^}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.