MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 11170|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |正序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,8 I2 @* t7 q( Y9 P* p) j) ^' g  L& R! u. C
input mcasp_ahclkx,
2 c9 D5 l4 q% J9 l: h0 m4 A. o* Ginput mcasp_aclkx,
' x" Z* }! Q/ H! w! S( hinput axr0,
9 \! l" y/ @$ [, [) Q8 |8 a1 u! Q; W* C2 J7 ]$ J4 ?
output mcasp_afsr,
4 k4 _3 }( g, h7 a1 e, koutput mcasp_ahclkr,- P( Q0 N7 r7 T* l
output mcasp_aclkr,' R7 N: c4 [+ e' c; c1 B
output axr1,: ~" B  `, J, n) x0 C% M
assign mcasp_afsr = mcasp_afsx;5 @4 V6 U( E( z8 k
assign mcasp_aclkr = mcasp_aclkx;! r- G4 T7 ~0 q* x6 Q. e! G
assign mcasp_ahclkr = mcasp_ahclkx;5 Y+ o" }2 g* n1 A; A
assign axr1 = axr0;

- k& r& z! O5 U7 O2 r- ]% f
7 r$ a8 _) d+ v
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
* h3 K' _9 m: o+ z& ~9 l
static void McASPI2SConfigure(void)
" O. Q1 ?2 Y- Z" d  h: Z4 E{
0 d* G# F/ g. b9 WMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
! ]4 T8 V$ X+ PMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
, p. Z2 O3 O1 y) HMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);- F7 s& h9 T( w) ]! s+ v
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
/ Z. v! X# h4 ?, ZMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
5 M# @1 Y1 S" X3 C4 P: \- w' aMCASP_RX_MODE_DMA);) h2 U$ X& |" B
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
, A5 B  L  N: d6 D4 sMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
- l: w$ M5 W2 o/ hMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, . J3 [' E' m: J) j3 @
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);0 h: n4 @8 B+ z4 G+ T
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, 0 T8 A; @/ R4 Z7 ^. b5 D. W. }
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */" H0 [6 _$ i+ g3 D! W; W
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
0 e6 l8 X  [, @/ T6 Z5 TMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
5 x* @( }2 |/ JMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
; R. m. A! \- x# o# ~) Z, [  _0x00, 0xFF);
/* configure the clock for transmitter */! P" c: w' a& s- g1 |
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
- b5 B. b0 l; f/ t7 h. ]McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); + ^4 z$ [6 p! b/ S
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,* Z! ?, v# S4 w+ H* {4 ?
0x00, 0xFF);
9 H# T5 Y% @  P$ h5 ^6 X  m/ w. E, y+ f+ x, l# v/ _9 h3 D
/* Enable synchronization of RX and TX sections */
+ b0 {4 e7 Z- x6 y, h5 T0 XMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */. L4 L" l! X3 s2 p* }: O- I: m
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
. G1 @* _# I6 \$ YMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*' A( F. Q9 F/ u( n
** Set the serializers, Currently only one serializer is set as
8 `6 ]3 F# S7 \4 n0 L/ S3 M** transmitter and one serializer as receiver.
0 B# ~$ Y$ D( R% C( W( c  J1 ^*/  {2 \% `% s' M: Q1 b
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);, ^: g0 g! k8 ]; q9 }/ x: B3 U
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
) r4 E; b& K. e! P7 {** Configure the McASP pins 2 ?& {6 d% J; L5 U2 A1 z  B
** Input - Frame Sync, Clock and Serializer Rx1 E) j+ D; j3 V# I! O3 O( c5 c
** Output - Serializer Tx is connected to the input of the codec 3 _& Q! S" _; B, P# H% U- m
*/
! u* B5 v2 p* ^: ]: @3 @  _7 KMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
% }1 q2 f+ n1 I2 aMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));; d" E$ H6 A8 `+ }+ _
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
2 m' ^% F  n( X| MCASP_PIN_ACLKX$ _; U$ i- q( r; V
| MCASP_PIN_AHCLKX! T+ N3 I7 V+ l7 w! z2 r: X% X9 A
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */# e. O/ N+ P3 @8 {+ a# }
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR 8 _1 B; t: E& W' \( S1 }
| MCASP_TX_CLKFAIL - M% B0 d/ W9 }/ ]8 t' D$ Z
| MCASP_TX_SYNCERROR6 s4 V- Q. U' Y8 L1 @9 t
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR & ]1 m1 g5 G2 b5 V) P- Q
| MCASP_RX_CLKFAIL# p- O9 x: j# q( m
| MCASP_RX_SYNCERROR   n! p* j( }% l$ @0 \- X  g9 `
| MCASP_RX_OVERRUN);. ]% ^" O$ G2 y1 o! P
}
static void I2SDataTxRxActivate(void)
7 h5 [- K' C% }7 H; O! t) B{. V8 J/ W9 x# ~. B
/* Start the clocks */
% K' V- ], a9 m3 |5 jMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
7 f. f1 H4 m+ U* x; {8 vMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */4 j* t# z' ]3 `- ^+ k) C
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
; @6 j1 i  P, U) d4 |EDMA3_TRIG_MODE_EVENT);
6 ?# C- j' f9 N; ?EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
0 Z. _; S( I5 y( G$ ]( m1 j# LEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
7 b6 P/ m$ n  z; n( {$ Y- @2 pMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
& U) m+ I& l( s& e3 UMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */* v& g. z5 H$ f. V. U4 [; [
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */% R- p4 n+ p# w+ O; |2 l
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
# ]9 P; ]5 i. L* ~' k  V, A0 @* y* r9 sMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);( H! p8 d5 ~" b. Z  e  u2 G
}

8 e, ~) b% z/ o/ l# c! r! J# g) _2 }
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
3 o9 W: T7 R/ e
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-2-26 03:26 , Processed in 0.050085 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表