MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
) `: W" I! B  z. A2 R; ginput mcasp_ahclkx,
9 e. H4 S3 q  k# o" S+ \input mcasp_aclkx,
4 {' S+ M- V7 ]: Oinput axr0,

output mcasp_afsr,
  F6 C9 F% S2 O, E" I7 xoutput mcasp_ahclkr,
' _9 w3 b, O  L2 i, coutput mcasp_aclkr,
' ~  p6 f' J. B4 T6 uoutput axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
6 W  Z  O+ z$ b. l& c2 xassign axr1 = axr0;

' ]/ |0 e) {* f' W& {# a

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
2 G, ~, S9 p* f; U{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
. t$ x6 E& m$ Q# M3 n+ v* N! t$ z. RMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
( x6 n# o, u1 i9 j3 t: j% P6 ZMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
! I* J6 O! u* M0 P! QMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
7 E* r8 H( i2 yMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
1 M2 V: j5 {/ [' OMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
6 @1 ^2 x/ d/ z3 d: nMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
+ E6 J9 ~: g, Z& u* iMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
8 R7 E/ R! u4 W7 EMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
6 t) \1 F. k. Q1 QMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
) o8 u  D& j% D+ }+ J6 @5 E+ ^0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
' X$ D1 l6 V2 Q0x00, 0xFF);
0 d/ z7 C0 o" e* B, l8 |
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/ S/ C4 ?& t; a' N, cMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
0 ?" |! ?) [1 Y** Set the serializers, Currently only one serializer is set as
6 \; S: p* c: ~$ W: y. [. V7 {** transmitter and one serializer as receiver.
, a7 |; q- ?3 ?9 ?! i8 Y8 E/ o*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
% Q% E2 c/ U3 D0 S** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
1 x: @0 S  }6 q& G0 }2 {  JMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
& Q3 C4 S  D% i& a, c" H4 m* h| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
, r2 h) l0 T7 L8 ^: B- F: A8 `| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
3 ?/ f+ A  Z# n7 A( {| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
* W6 w% p5 F* ^| MCASP_RX_CLKFAIL
' d8 ~8 u! f) U  |5 }| MCASP_RX_SYNCERROR
. I8 _: Q0 n8 {; p8 K9 N! Y| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
  V- ~, ?+ b8 n7 R/ j  y{
" p. N! n5 Y1 ?5 T, E3 ^; u/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
- j2 b* V. p3 X; h8 MMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
" {9 u) L6 _5 D5 G8 }EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
0 M% B: b  \' @) W7 NMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
/ c; k! ~% C& ~" v0 X& OMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
; O9 a9 G5 O5 b) {- B' qwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
: f. ?3 a0 r3 i6 p9 l$ e& PMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
% _- K% j, b5 dMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
3 R" z, k+ S% J}

$ o8 ~. K, F/ p: ^0 F

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.