MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 9894|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |正序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx," S2 ?/ H1 W/ O# t1 k) F
input mcasp_ahclkx,
1 u% R9 |  _4 \8 M& j5 I! F7 rinput mcasp_aclkx,
, i6 W  F# R( X5 X( |$ G  E/ iinput axr0,
" o3 p4 s1 v* ~  P, E5 N4 z" \* h& g0 a
output mcasp_afsr,
( m( G3 V- k) i% c  w, f$ Moutput mcasp_ahclkr,$ e: \6 ~! M/ Z; V0 b* U2 r
output mcasp_aclkr,
9 K! h( t$ d, G1 Y7 Foutput axr1,7 K: N2 q( }4 h; d, y3 \
assign mcasp_afsr = mcasp_afsx;
# w5 @* u- c! ~. e4 I: Eassign mcasp_aclkr = mcasp_aclkx;1 q/ D8 h0 p/ Y4 c: E; F
assign mcasp_ahclkr = mcasp_ahclkx;
# n0 [0 J/ S1 R3 |assign axr1 = axr0;
3 F; [) z! w2 X
# f' x5 n1 T6 `
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
/ E( O, L$ J; b! l* \+ E
static void McASPI2SConfigure(void)0 W# j& n( D% c( Z3 {
{* w; ?* d! z; H* n* \+ S- c
McASPRxReset(SOC_MCASP_0_CTRL_REGS);, f. i5 l. X% F! R
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */( Y$ m6 D# c) S$ r+ @# |
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
" w1 T2 }1 L) z/ D, k0 yMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */' }5 d4 F7 ^8 X' s# ^$ K
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,& g  }  L5 m' ^0 G
MCASP_RX_MODE_DMA);
; R9 B7 `$ C- o7 mMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
2 M; U6 ]% [9 }MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
4 L% X- \* ~' ^0 E! \McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, ' A; h7 e  z0 N0 @/ H
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);* n5 G  k! j4 k$ h7 |! n& A) }
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, 9 c7 _! I; H1 _6 `/ c3 d
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
" i9 V9 Q$ e+ s2 `3 f$ N  ~3 RMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
; W' Y- G% R" @4 m+ E( `* x+ k" d0 O+ QMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); * s3 n! x& W- J+ P
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
/ m! l2 M  F: Z4 h* m# D0x00, 0xFF);
/* configure the clock for transmitter */; ^/ s# n% o: u# S% U! A
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);0 z) t* B7 G/ X& f
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
5 J4 J5 z; H1 C, MMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
2 @# g' v8 n+ r1 o' Y0x00, 0xFF);/ S5 m- O9 z% C5 j

: |- X# A9 K7 G, r& a: u/* Enable synchronization of RX and TX sections */
3 Q( m' }) f8 X2 {' o5 W/ gMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
  G+ ?3 u* j3 L) `McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);. p0 i5 w. e, E  z1 m
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*7 s& U8 J$ z: j) T/ a( F
** Set the serializers, Currently only one serializer is set as5 h4 d6 t, Z' Q, X
** transmitter and one serializer as receiver.
( v/ }% G9 |0 b! s*/
. I, }1 P7 Q& {McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);) j' x$ B8 @2 S! S; e
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
5 M3 y/ @0 r# K3 W  A, ^** Configure the McASP pins ' [8 l8 B, A7 o" E0 `
** Input - Frame Sync, Clock and Serializer Rx
* V  l5 {, p8 J7 A$ S7 C/ Q** Output - Serializer Tx is connected to the input of the codec / `& |. T7 E) ]# ]
*/7 h' z+ e, h" ]( l& Q& V
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);5 o* X0 U7 |2 o
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
" n  G- z) E0 `McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
9 S* _9 s/ r0 c5 o5 c; g| MCASP_PIN_ACLKX
5 V6 g3 D8 @9 X' I% D7 v| MCASP_PIN_AHCLKX
2 c2 e, k. U- \: l, v| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */+ s/ V6 k5 |, t3 x2 m  d$ g
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
6 o: S3 i6 Q8 P5 [7 Q* k, `1 k| MCASP_TX_CLKFAIL : @. ?: J) {7 C9 ^  B
| MCASP_TX_SYNCERROR5 n, {) f4 [) \
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR 6 h, K9 h' j; V' l6 z' o
| MCASP_RX_CLKFAIL. ~- b* s* S1 _4 L
| MCASP_RX_SYNCERROR
0 s( a  z7 a. f1 G/ d: ]7 u| MCASP_RX_OVERRUN);+ t' H8 u1 C: n! O8 b
}
static void I2SDataTxRxActivate(void)4 D3 t2 O; [! l
{, H4 g' h1 ?8 R/ Q8 m% [7 _" M0 s
/* Start the clocks */
% e  v" A" D8 c9 lMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);" ]) x. }. t- m1 w, v7 d
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
2 n) a4 X' H5 ]% Y7 XEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
) S! [& V1 K+ PEDMA3_TRIG_MODE_EVENT);" p; X/ }' @& E' i6 [  Y; X$ d  K
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
2 R4 S8 |2 W! ~. Q( PEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */1 p" ?$ U+ {5 v) J
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
  ]" Q% c+ }9 R  R8 SMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */  ]; L' h2 |1 h" j
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
" c1 R7 p+ N! ^% XMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
1 Y5 v5 ?/ F. P: @$ qMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
% z0 |) v/ C( X; q0 ?}

% `* s% b- B" ^" P  a
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

9 Q, u# p8 p0 U& W7 p
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-1-23 08:28 , Processed in 0.043208 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表