MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
4 A0 e" r. q, R4 P/ N+ E) ?) dinput mcasp_aclkx,
input axr0,
: W7 E) V) F1 _8 [1 Z+ g$ {
, k* o8 s/ b7 Q# w" e! j. H0 ^. poutput mcasp_afsr,
/ v+ r5 M& w' K) ?- r# P$ m+ ]output mcasp_ahclkr,
output mcasp_aclkr,
& c+ j& Y2 J7 o, [" s( W8 Toutput axr1,

assign mcasp_afsr = mcasp_afsx;
) J9 n% `* z, [/ t0 f* oassign mcasp_aclkr = mcasp_aclkx;
" M0 v, w8 W3 K+ P) I4 H' e& V2 `assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

7 k) y) E: g! G3 C

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

& {6 G. L* h9 e' ^

static void McASPI2SConfigure(void)
{
6 F. z2 s, g3 o# l3 ?McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
( x  W, s5 i1 l  G# ]McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
- J* S( s% L! s$ D- K7 lMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
, w% h" M! N- m5 P, |- sMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
- u+ }6 ~7 E( |: p) p# ~# X! o. d, jMCASP_RX_MODE_DMA);
2 @1 G/ W9 J, bMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
0 P: M0 x- K, T, h) k( ?( }MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
0 ~/ P+ D$ p- ?7 ~# [5 |; v0 H" I. dMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
4 x$ O# G- z# |$ [McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
/ B4 Z4 F' M8 g" X9 AMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
: {4 B: J9 X" K$ p0x00, 0xFF);
5 Z  g" z4 d; i. M
/* Enable synchronization of RX and TX sections */
0 g1 J/ `: d* H7 |( uMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
8 u# e1 R. ?, @! `) b, Q0 s3 \McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
5 o! o" L1 |+ m. O9 \" N: j0 V** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
5 j9 L5 B/ c8 s% s: x! ]McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
8 \3 L: j, Q3 j*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
0 j* k" h0 q6 VMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
& y  y" b5 J/ g7 FMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
( G* v2 z# E; B) G4 A| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
$ U7 b, \! X4 R! _| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
+ b. h: l8 K: O2 t& x" V' m| MCASP_RX_SYNCERROR
! ^" t3 w3 c) v  ?( [| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
3 I1 g" x/ Y/ M6 J6 ]. {7 A# ?' OMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
2 @. j) a) z0 s/ S  Q& ~; T7 C& mEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
# b# l# H) K2 J" |6 m$ i- FEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
9 B( t' {: w- a1 u7 o7 \McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
# W. i' \- w- H  @+ M6 rwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
' ^3 G! m2 k! RMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
5 X% Q4 p6 s9 u' ^- q6 ~McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.