MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
9 T6 s, r  {& n! u  ~: \! P' sinput mcasp_aclkx,
input axr0,
3 m; M: f: f# z$ t% }+ m. X
4 n5 _! }( @9 L  f1 z; ?# Voutput mcasp_afsr,
output mcasp_ahclkr,
, E8 }. B, c" M$ z% S8 d. qoutput mcasp_aclkr,
output axr1,
- D, I- Y! E* p3 |3 D/ H4 ^: O6 S

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
/ @5 B7 S. }: K# kassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

+ O. j6 k9 p! a9 L

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
( _4 q0 p; c: t$ a" b/ [! T{
, H  i' K+ p0 M& ?* zMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
6 r/ C& g) c0 b; c* K2 UMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
, n4 R, h4 l3 g# i! t0 @McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
9 B6 l% r5 l9 r; j! N- QMCASP_RX_MODE_DMA);
: T' g0 h3 X+ q, }# u9 \McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
! |6 Q8 C! E4 N8 [# y/ mMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
" k8 p) J/ |- o# k8 g$ C' DMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
" o6 o2 A4 X- S+ \( Y) P# tMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
. h2 E6 I: _; V2 DMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
7 u( p/ }9 O/ D3 p8 O: N) o4 w  k2 VMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
* c; \- t/ s+ G; c+ `: [: ~2 Z0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
$ L% \: u5 c- IMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
& T8 R  ~  S  }9 b* \* r
; O0 X' Q. n" P. h9 E/* Enable synchronization of RX and TX sections */
  M7 I9 [- K. r- [6 f; N& }McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
$ }" G' r  l/ A8 _! q, M" ?+ S* AMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
, |" {6 K3 e" M' q; u** Set the serializers, Currently only one serializer is set as
2 H0 n% {. }$ G6 M) H% [6 Y7 Y+ G** transmitter and one serializer as receiver.
*/
( `, W9 O. }! J/ L4 J6 fMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
# `+ w- P" m: ]' p7 x2 |7 ?McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
8 U  D3 T' n% H" M, A** Output - Serializer Tx is connected to the input of the codec
& C3 j, h: S8 N*/
9 D/ T# @4 b5 H0 t+ tMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
" G5 f" A6 ~) s7 R4 a) y1 jMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
; \4 e% {" D  ^3 Y, ^4 p2 B+ LMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
$ O( Y1 \: ^( V: D# ^7 ?/ l| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
9 I& t; z$ h; f: O" `2 g7 tMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
2 ]2 E' K* X/ \| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
* i6 H/ K3 e7 _0 |5 l' h| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
% Z7 F% L. ]' w( ~0 u4 L" n{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
' F/ |! n' k2 h  E) D) NEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
# e4 e) h3 x: w: Z) Y% f& OEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
3 d/ }2 _  K: V! U0 l! NMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
+ E4 [! t% u, `* _& Swhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
% l0 ~' C3 b* R) H& r- g" C' ~McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
+ Q2 |  H  m) x  F) Y}

: g& J- G' V, ]1 ?

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

; j5 X' A: C  e+ @6 a6 j! K  p$ Z) j% Q