MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
; c" J+ e( i  H3 R* ]% z7 einput mcasp_ahclkx,
& X7 T" q/ [7 F! [( B5 d' Hinput mcasp_aclkx,
: x# L) U2 p8 _1 [input axr0,

1 z! w% w: i# Y$ G# R/ k  ooutput mcasp_afsr,
output mcasp_ahclkr,
# w6 z+ @, `$ ^3 a9 }2 eoutput mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
" H/ A3 y6 T# r3 a! e  N$ V% massign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

4 V% S) ~7 C: C9 x! |/ n
! B: r9 V; Z7 e

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

) ]9 a" Y, G- y+ ~* F

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
+ E2 M6 w" \; Y9 ~1 k7 yMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
( A0 Q4 e& ?  B6 d$ Z; UMCASP_RX_MODE_DMA);
, e6 k& P+ k/ l4 @McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
6 c: D- V$ |4 J: Q9 F4 r8 K( r$ ~8 SMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
4 R; ~/ ^" g4 N% K$ c  d7 }McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
" B9 w# J' N0 F* N0x00, 0xFF);

/* configure the clock for transmitter */
8 B7 M3 F/ Q- V- ^! s  l  pMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
' Y% ]+ J+ x5 H" q' t0 M0x00, 0xFF);
& Y0 |$ K/ j* c. J
  x6 c6 f& u5 m' ?9 P9 w4 n' O/* Enable synchronization of RX and TX sections */
& f" _5 b( D7 I$ ^McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
) f7 l8 o2 K- q, m6 H* ?/ L! E, R# KMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
* ^& N$ R+ \9 `** Set the serializers, Currently only one serializer is set as
# \3 S$ {) n  C4 ], R** transmitter and one serializer as receiver.
6 T- d( L3 I+ N* @3 B*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
! v" V" ~6 Q( EMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
( c1 L6 n& Z0 q** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
* T9 f- n) s* w3 }8 w*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
1 `7 `1 V! c6 c8 I% KMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
! k6 f* z/ H% s' C6 t/ _McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
; x4 g! |$ C- u4 W| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
$ [; J! q7 r7 x: F6 L$ p) ]McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
) ]8 u4 n( y7 H/ z% D+ L| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
+ k2 z5 H" o! K" r$ b6 ?| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
9 }  z: ~7 }& L. r}

static void I2SDataTxRxActivate(void)
3 N+ |( T4 @" j- `( s8 L. J{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
$ p) g$ g$ x. L6 @- {: V3 A7 PEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
- `# ?( o( }3 l+ G- T* EEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
3 D; d; O& U2 g: uMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
; C2 C6 m8 s# r2 kMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
# X( Y$ ~: e/ M3 C2 U- KMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

! b; x/ l* P1 J2 ]

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

  z1 |; q& e# P1 M- F