MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 11187|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |正序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,7 J! \0 g, D' c- r- w6 p/ s3 n4 {
input mcasp_ahclkx,
1 x$ `& y$ Y; `8 v$ I1 {& z) winput mcasp_aclkx,
' v6 [5 U" _5 E* Xinput axr0,9 M$ E0 o# i0 C

- i& ]  y7 t3 h8 Loutput mcasp_afsr,9 @) ^7 t4 j$ f3 s( H
output mcasp_ahclkr,$ V- W7 m7 A: u  q
output mcasp_aclkr,
& K! H0 {# S; c- {( ^& D, e/ [7 joutput axr1,! a' k. @8 j& o
assign mcasp_afsr = mcasp_afsx;9 c9 C& R4 V  S
assign mcasp_aclkr = mcasp_aclkx;! d& P! [/ U0 o: p- d- _
assign mcasp_ahclkr = mcasp_ahclkx;) C( E' U$ f7 W' P. h
assign axr1 = axr0;

1 x! C- R/ g& J$ `9 h$ B* A- M7 Z. h9 S
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

4 S2 h2 |' ]8 r' y8 p
static void McASPI2SConfigure(void)
; w/ O0 ?  {2 g{
/ C8 c  S! G+ h6 f. r) y5 RMcASPRxReset(SOC_MCASP_0_CTRL_REGS);3 j) p" b3 m8 y; x
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
( ^9 R' h7 E/ Q' x" O1 f% |$ uMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
. D1 {1 _- G3 ^/ J6 @McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */  p  O/ v9 N" Q, @, ?' s4 Q
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,, _; u7 {% h2 [5 s* h* H" j
MCASP_RX_MODE_DMA);: O& }) V2 J  u) F
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,* T0 o6 \( _3 a. H: N3 Z: T9 c
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */, w1 Y3 a& e+ D
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, # W; _) h/ U$ g  [% Z0 l+ O
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);0 \2 c' _4 q: t- f+ w
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
/ o# e' T8 S1 w1 C, s8 WMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */( p: j+ y" ]5 U2 Y7 u3 G/ ]% i9 Y
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
: v. l3 {9 E* q9 G9 gMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); & \; m- {4 F7 n& q0 G$ G$ }: t5 e- \6 p
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,# h5 l2 s* _% X
0x00, 0xFF);
/* configure the clock for transmitter */- V" m9 T) p' R; N7 I
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
- ?) u: H. n$ ]* tMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 4 K- A! @. a6 I2 {
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
$ \8 f4 n9 i' |1 g( [( f0x00, 0xFF);
) x6 M' r0 {3 [% Z& L( B% n  h2 r' s8 N" d4 `9 {' B
/* Enable synchronization of RX and TX sections */ . @$ n+ l( r9 u& p( V( N) S+ H
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */$ D& U' j; w/ W. ^. a7 S) S4 Y
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
. ^& P3 ^& ~1 a. {McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*4 q0 P1 l- b; y, J
** Set the serializers, Currently only one serializer is set as
; `# n8 l5 {- O- y** transmitter and one serializer as receiver.. X3 r. u0 `" H6 s( h7 u
*/7 X! |6 v  _8 m- e
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);+ T4 a# E8 Z  e( C
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*0 Q7 W0 f: l  r7 q
** Configure the McASP pins
5 @) u) x1 R8 u# v1 e( L** Input - Frame Sync, Clock and Serializer Rx7 ]* h( Y, B9 ?9 ~* g4 h
** Output - Serializer Tx is connected to the input of the codec
. n+ `' S5 t3 A7 u( Y. m* E*/
: X% a3 `1 L4 [0 d: G9 d7 `McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
4 A+ X# X. a' V: YMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
# m, n$ \5 j6 g$ r2 eMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
% O( ]& G% v/ R; P$ J$ r, `% k2 V. c| MCASP_PIN_ACLKX
7 g' r- ]. t! ]$ p| MCASP_PIN_AHCLKX
& d* O9 ^* c. b| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */' q. n3 {0 S8 a! ?. u: _
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR / H/ r5 s2 Y$ r- k
| MCASP_TX_CLKFAIL
, `$ I3 M: f! D2 s, \; h| MCASP_TX_SYNCERROR& U, T$ ]0 J7 @& ^
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
: s2 i& U( Y  H| MCASP_RX_CLKFAIL
1 ]. Q8 n+ m- P+ a| MCASP_RX_SYNCERROR 0 j6 u8 A5 w* q2 d- O1 T
| MCASP_RX_OVERRUN);
, k: |, G7 [7 t4 b. `}
static void I2SDataTxRxActivate(void)- P% Z7 o, f, S, A% G4 U2 N! D
{- T5 O4 N$ e7 \) r
/* Start the clocks */' N! K  i* b! T* B; `. q
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
6 y! j: v1 X9 N' z7 YMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
5 j# F/ y( S$ w5 @* L# y: IEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
9 r, r2 e" v' r0 Z' PEDMA3_TRIG_MODE_EVENT);0 i. T0 f6 g! X
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
  v; A$ I! _( ^8 x. nEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
* l, s: R9 ]( p9 X% OMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);) t- y# T5 d7 n2 E; l
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */5 N  q. e6 q2 t
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */) @. O* T: Y2 |: l* g4 l0 J
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);( g4 A" j2 ]' Y7 ^5 i. c! Z; Y
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);5 w' H4 [) e) F' |1 j5 q
}

" Z; F9 D& [% o, W9 @6 p8 |
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

8 f: k: b! ]- h
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-2-26 17:31 , Processed in 0.042209 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表