MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
% C# T8 c" p0 U# S: linput mcasp_ahclkx,
input mcasp_aclkx,
input axr0,
2 j/ f9 k3 g8 D0 h
3 Z7 U- m- V5 b4 s2 E/ ?output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
$ u/ _/ D; @5 \: n0 ^

assign mcasp_afsr = mcasp_afsx;
2 q0 z1 h3 e0 C1 yassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

% x3 _) s4 Y, ?5 {4 b
9 k; |& J% a' F/ w

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

: y- U0 x& R) _* Y, ^% \

static void McASPI2SConfigure(void)
- J5 m% Q2 ^" L' g. ?{
4 Y" _3 j0 K; A! ?McASPRxReset(SOC_MCASP_0_CTRL_REGS);
3 |$ H' u$ B  c. M. e+ a/ Y1 ?McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
" h" w! f  O+ E+ Q$ CMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
; R: ~0 ~9 G0 W; c2 d4 Z* X# }McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
' m2 l$ I2 D: Q# A. L% f# d6 a8 qMCASP_RX_MODE_DMA);
" }0 W' s& |  {: n! I" kMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
7 w: t& e3 A7 A8 n4 R# qMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
3 w- |5 k  r0 Y0 R; d3 Z9 PMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
* E0 n9 R& x$ I$ A" p) N- E* y" V0 ?$ oMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
6 ?( z9 c: k6 r0 J$ }McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
, R+ M5 J: K) }0 cMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
  j& S0 O' h, C0 E0 l; E
# J( {1 ]+ ]6 q1 |/* Enable synchronization of RX and TX sections */
) X: ^2 O( Q$ l9 s# ^6 zMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
: f3 f! s, i" P, f2 Y. I5 z7 q& S0 o** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
' I% o. D$ }2 }; f! t! H. q& I. ]McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
+ q8 G3 U4 c% {3 B& @*/
9 j; u' B$ D2 }McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
$ V3 I! X& V; u6 O& N' z& p) a  dMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
1 x' y( p1 D  a6 ~5 [0 c| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
0 P6 z: z+ V2 R, I3 K| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
7 v# ~& c2 o! r+ l| MCASP_TX_CLKFAIL
: C+ o* u6 ^4 `5 E9 \! V| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
% u6 o$ x0 A5 |6 q| MCASP_RX_CLKFAIL
/ Z! q+ t* K+ s: B% B5 Y. J| MCASP_RX_SYNCERROR
' x! u( U" m6 ^1 }6 }* R| MCASP_RX_OVERRUN);
3 y8 h! K2 x: D# S1 _, I3 h}

static void I2SDataTxRxActivate(void)
{
2 Y$ ?0 ?* i8 o0 h  C8 O/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
2 ]% V3 B6 s6 d( j1 ]& R0 ]' ]# T: `McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
# p2 h) k2 M5 SEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
! J  D7 i3 o- X/ VMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
, |# V: b; _+ M2 L0 Q4 r" f& ]McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
3 V% G- ]5 u; ?/ Q}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.