MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
. q% E! f7 {  _, [- \  E7 v( Jinput axr0,
/ ~! W5 g% q: C2 |7 q! |
output mcasp_afsr,
output mcasp_ahclkr,
$ P. q- e# ?& H0 x' O* Koutput mcasp_aclkr,
- m3 V. c& P% Z& f9 J+ x) l+ S/ k) |output axr1,
; m* h% f, m! p( Z) l, x, a! X

assign mcasp_afsr = mcasp_afsx;
! H# W+ y& r5 y2 Aassign mcasp_aclkr = mcasp_aclkx;
' }7 Y; }9 H1 J$ Passign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

& N& ~( S5 B, Y+ {- Y7 K  k4 @

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

3 t; C% M- ~$ j; z' A

static void McASPI2SConfigure(void)
{
; z5 X, I/ H' _) }+ Q8 _" KMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
$ k$ ^6 Z$ e/ n1 i7 E& t0 R; XMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
' Z  l" d; u3 l/ d+ x: r% iMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
) B. `4 u/ X, D- \9 ZMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
7 F& X6 ~& e( c; v; BMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
2 g; }! ^6 C$ h/ rMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
( t% p2 }8 {: M- u7 v4 p# f" |3 jMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
6 j$ d9 R8 e2 EMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
4 @1 F, A1 a0 `7 e, z0x00, 0xFF);
6 w2 M4 K2 [6 C; f8 r. A& V7 U' c% v
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
% V2 o8 Z6 K. [* ^; k% RMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
7 J1 @; y) v/ D" |' P$ H2 ~+ {** Set the serializers, Currently only one serializer is set as
7 r2 p- I' X0 P/ R** transmitter and one serializer as receiver.
*/
$ \8 r6 \& X. u& E( XMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
) t* s& I. L; d7 D** Output - Serializer Tx is connected to the input of the codec
*/
7 e  Q$ ?1 m# f# b: fMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
" p  ?$ L% L2 r2 l| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
  u7 f# ^: t. e0 xMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
; e+ ~! ?6 ^/ S. R| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
% a2 S7 L* P$ i; v  K. Y| MCASP_RX_CLKFAIL
7 a$ Y: X) N- U0 w| MCASP_RX_SYNCERROR
( w% Z1 C9 R3 D; R! s| MCASP_RX_OVERRUN);
/ X) b  o; ^  G9 p; V& ^+ @}

static void I2SDataTxRxActivate(void)
{
1 ?# ?6 }8 x3 q1 I: `/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
- _- k) E# ~' R$ KMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
6 u2 D: t+ m) C/ r. uEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
( T! x3 Q# }0 H) L: S3 QEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
* w8 t+ J' N: Y9 Q" jMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
) T* C) S  M0 R/ c# [" L# QMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
! m+ ]5 T( N5 B  L* l" T, p}

$ i; N6 |3 v( ^$ A1 E& r/ b/ ]. K

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.