MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
; s; Z' f. V' |input mcasp_ahclkx,
" d/ C' G- X! rinput mcasp_aclkx,
input axr0,
" @6 j) ?7 j; F6 s# S. y' e
output mcasp_afsr,
output mcasp_ahclkr,
( d, ?2 Z. M  K5 D5 y; h, Xoutput mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
. Y, [% ~6 j5 u5 w+ k, f; t4 N) massign mcasp_aclkr = mcasp_aclkx;
4 C- t7 m3 @8 w" ]assign mcasp_ahclkr = mcasp_ahclkx;
1 L8 d! y) e2 S4 wassign axr1 = axr0;

9 \: _1 C- g, `

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

5 n5 y% @1 T9 [& F+ o  v

static void McASPI2SConfigure(void)
{
/ F' E  C# {' f4 d1 o' c1 NMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
, R6 O7 b6 H, B6 V. ^! f9 uMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
2 \- F) d6 U3 W8 v! rMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
" p/ {1 n0 T' S9 J- w0x00, 0xFF);

/* configure the clock for transmitter */
. s. `- l: q5 T/ k! eMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
" I/ a, {% n2 f0x00, 0xFF);

# c& `) l' J. O' n' n' e/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
) c$ U* a# @, Q8 m*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
% A5 J0 }5 j  W/ l2 PMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
/ y3 J9 D6 G% c. ~! u5 E' o3 y** Output - Serializer Tx is connected to the input of the codec
/ L8 n$ C( \( Q* d9 X& B) ?*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
6 v4 P) x8 T) I6 r* f# `McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
# U, O( K' N% {| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
) d/ V: H) u3 b) @" k" N| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
* U6 q) ~6 `& ?5 L6 {  N* F- rMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
' k4 y5 p1 X: }3 M| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
0 A' x. e8 t1 l$ h% I| MCASP_RX_SYNCERROR
2 Y5 x3 y, o9 E' ]$ x; `7 ]| MCASP_RX_OVERRUN);
5 W3 r/ @5 w; y1 q3 q}

static void I2SDataTxRxActivate(void)
{
% {: m, r  \! X/ p7 `/ k/* Start the clocks */
0 g+ b9 J& q5 vMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
4 l6 |- B. K' P& QMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
! \2 e) z6 U3 H/ ~+ b$ |/ U+ T& XEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
: A  x' Z7 L1 Y4 j7 SEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
8 z4 w7 u$ H5 e* B% e6 o" vMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
8 |6 V# T7 E! s0 }! jMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

. E% P5 B, q  M  N9 k$ r

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.