MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
. K7 P; d% d3 A  Q' i( |9 j) g6 Yinput mcasp_ahclkx,
4 q! I( b; q) O. [3 O' rinput mcasp_aclkx,
: K: r5 j3 ~' ^2 @& @' zinput axr0,
. D) k+ J5 P7 O
/ i$ K* u- r6 n8 t, f# m  Y9 Xoutput mcasp_afsr,
8 L& R) I: A  K6 Foutput mcasp_ahclkr,
$ l" `3 B: `  [3 c, foutput mcasp_aclkr,
output axr1,
" m3 @/ w6 @2 W2 r. G) v- }

assign mcasp_afsr = mcasp_afsx;
: }0 t% D( P! l1 Kassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
/ K' `/ {, K5 b+ }1 i2 ~+ C- A+ Xassign axr1 = axr0;

0 A* [2 X1 M5 n! f* U

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

$ D. o" u% g6 B  M

static void McASPI2SConfigure(void)
' t& T3 M  R# B7 p+ u{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
+ T& O1 U9 G% L* J. a7 V) {McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
% E7 W9 x. b+ D# F6 N) A* iMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
1 v& @: G5 @+ d+ Y7 KMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
3 s6 f7 ?0 m; R9 `/ _McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
* a9 L5 [0 E4 h( iMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
+ X& e1 N' B' [4 b3 ?6 d4 cMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
& ?2 I; T) x  ?7 t2 S5 ~# UMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
: Y- O, ^, i5 W7 LMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
8 ~3 X& s! x' C- o" ?& lMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
3 n9 e% M9 N; i9 p; h0x00, 0xFF);

/* configure the clock for transmitter */
6 {6 o7 J+ O9 V! y; B9 ?$ }$ dMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
/ p& n* s/ m) q  _9 g7 rMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
+ p% M3 c6 W3 OMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
  l6 r6 U, z( n" h0x00, 0xFF);
9 ?8 C4 b+ z) ^4 o- B
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
3 K+ [+ [' T3 lMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
( w8 D/ X2 N/ |) lMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
* |9 q$ |+ l6 B) z+ [McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
1 M3 W' t; X/ K7 F** Configure the McASP pins
3 p5 w) R, X/ t/ s- g** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
' S  r8 n9 T# f  {' _. M*/
/ n9 a# w- \. A1 w9 I. c# \McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
! O3 t  X- j) h6 g' z. ?" Q# KMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
4 G6 K: }! c, _& W| MCASP_PIN_ACLKX
" c% }& @0 g& W* v| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
5 ~% x3 }/ \& X' l2 vMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
& J: M" k% T, l! s2 u| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
, x$ R/ [& y2 \) K, p5 ^$ s| MCASP_RX_CLKFAIL
- {- O# d. h' Q; F" R. t| MCASP_RX_SYNCERROR
$ }* C: O$ M2 z" F1 f| MCASP_RX_OVERRUN);
$ u9 l5 }" m0 N: P}

static void I2SDataTxRxActivate(void)
; R3 ^$ M" D5 p" S$ P: h! H{
/* Start the clocks */
4 }  v* J: L' \& K5 X9 M' Y1 jMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
+ c6 J8 |! F" a/ i5 v3 V5 ]McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
- U) F) [+ P0 n$ k+ T; uEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
: G; N$ o; n7 t# tEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
, A" W' G4 I1 w+ n! vEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
+ H9 s: S  R; [' g6 f! MMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
4 C* Y' [6 a; f: J; oMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
8 ^6 C( B" w# q5 n  oMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
1 g! D" X9 Y% N+ f}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.