|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,
8 D) S- S7 T, s2 _- c) g+ H sinput mcasp_ahclkx,
$ m/ t4 s: _0 J) l- vinput mcasp_aclkx,; G3 J0 w; v- M& z5 k
input axr0,
" R1 A& [) K, L0 S( {! w' a% Y! b, {1 L; C
output mcasp_afsr,$ ^6 A9 U- A2 x7 O
output mcasp_ahclkr,4 Y1 k( k( n- c9 c$ P$ \% T
output mcasp_aclkr,
0 [. _# s& S# z# k/ O/ u. W7 Qoutput axr1,* s1 M- j0 l- N' w7 A% J: P g
assign mcasp_afsr = mcasp_afsx;+ v( v) T6 n _, `% Y9 u' O
assign mcasp_aclkr = mcasp_aclkx;
* B: \! L5 V9 I7 Fassign mcasp_ahclkr = mcasp_ahclkx;6 r/ `2 ~6 b% a2 i: r
assign axr1 = axr0; ; J$ W9 w3 I* q
1 |, q& y$ D+ g( _3 C
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。
$ O$ C6 [! }' d. h! L$ |. b4 ?static void McASPI2SConfigure(void)
. d9 W% ^& F% }{
& `9 d$ h" c5 V: u0 \' JMcASPRxReset(SOC_MCASP_0_CTRL_REGS);6 m, j0 G" s/ D8 C- |2 N Q; O
McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */
' j2 u2 d3 |; ^; I- QMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);, g, n* d2 l) i
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */
9 Y9 U. p. V2 R* J2 v2 z& }McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,, y# q, K- k7 Y7 L; a5 ]
MCASP_RX_MODE_DMA);2 s2 m" V& m2 h; e. ^; I
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,- |4 B' [' n3 E
MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
/ D, x L$ Q0 P% ^McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 7 h! _4 g: z s! ]
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);3 a% e6 o8 N' B( y: E$ R- d1 ]: I
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
; p4 M9 |2 ]% @( NMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */
* N) j* t# q4 Z; F DMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
: q. s8 A; X s9 w5 k1 u2 o, ?McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
2 V* b0 g7 M' N# V$ ]+ E' HMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,- `* ?, { @6 P2 h4 @$ r# V
0x00, 0xFF); /* configure the clock for transmitter */
/ V( f7 ^$ W# S: O" _McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);! M, u& ]1 W6 G2 @% v0 n& D2 O
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 3 G2 j. v- j, V5 ^' {
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,4 y0 ~. P$ W* H- N9 O
0x00, 0xFF);
2 F* V6 e' P4 o/ s" k/ k: z; ]6 l+ J8 u4 J0 k
/* Enable synchronization of RX and TX sections */ : ]2 m1 l* T4 l/ @
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */ s4 w. J* r; {* e, p8 {( D
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);* b( k+ w, A7 z" N8 p3 N
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*
' B6 C# p3 [3 h( l** Set the serializers, Currently only one serializer is set as
+ K$ p* F2 @# o) C1 C7 C e** transmitter and one serializer as receiver.
0 M' O4 O2 w# v: I7 n*/
- Z' Y) s4 B0 Z& FMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);) X I; r( |3 Z% d) |2 H2 a
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*( f" T5 Z" r6 y! D; y
** Configure the McASP pins 1 _/ ?7 F( D/ {
** Input - Frame Sync, Clock and Serializer Rx# H" b2 c V! o% D
** Output - Serializer Tx is connected to the input of the codec * Q0 q" @# M6 ^' O+ [
*/
6 _, V3 J% E$ j, z/ m- R. fMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
( @3 K3 e2 \: I/ E) f4 M* @8 p: oMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));7 B, e% p* z! }! N* M
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX; X" d. a8 T( I$ s$ \' `
| MCASP_PIN_ACLKX( M& H$ n G' F% ?
| MCASP_PIN_AHCLKX
3 E7 q. w. O. L* f5 L j| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */& r5 _) p3 P/ g) }, _- k
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
- V8 D8 [3 Z% Z( \/ k& L| MCASP_TX_CLKFAIL 6 H L# N# @' w1 M4 a, I7 B$ w
| MCASP_TX_SYNCERROR4 V/ G1 {5 N( ]3 f; h8 }
| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR + a; D1 n; p$ I/ _5 h. v
| MCASP_RX_CLKFAIL. I% ]: `: b I8 l
| MCASP_RX_SYNCERROR
5 P! k/ d& @# n6 y( m! f| MCASP_RX_OVERRUN);; u1 \" ^5 ~3 [$ R) t% a
} static void I2SDataTxRxActivate(void). D$ x- b. q# k
{2 O% t2 C# ` l
/* Start the clocks */
4 D' K! q0 k& B$ S& }McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);8 Y; w# Y8 l3 v3 I7 n4 x
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */3 |4 c j3 b2 A% H4 D
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
6 `; |2 a9 j7 h$ }7 H ~8 H, K1 tEDMA3_TRIG_MODE_EVENT);
, d. P1 n; z+ x0 _! L# }EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, . C x) p( t) Z2 u, p, \
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */ F, \6 ]6 @1 K2 x! b- X& n8 V7 q
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
4 N) o$ ?( _) u% V) C, p6 qMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */6 t1 |+ E# N! o
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */0 v7 E' H% v. i; N) S* ^
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
: Y4 H) c# F& t" K- Z7 t. ?# D0 ^8 l/ CMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
( T" i" {# u5 ^7 e}
9 L' Y8 J8 T( d( E请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0. 7 U0 @" X; @4 U2 b
|