MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 11320|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,' e0 y# F/ y' s2 n
input mcasp_ahclkx,. \3 ~; ]0 m9 B" e
input mcasp_aclkx,
' O& u% D/ l. Winput axr0,
4 o& G: E7 X3 f& d
; g& C% i* u  ?4 z3 Xoutput mcasp_afsr,
% N. w  f; c3 q' v; joutput mcasp_ahclkr,+ t" i& @4 t' o# B6 Q4 ~
output mcasp_aclkr,4 r. j1 [  K6 O' y( w
output axr1,
; J  d1 v) y6 c2 a+ i1 j8 ]
assign mcasp_afsr = mcasp_afsx;
" k7 k# F% v; oassign mcasp_aclkr = mcasp_aclkx;
- ]$ z; E4 ~$ z: O- r3 Hassign mcasp_ahclkr = mcasp_ahclkx;0 ]- \2 T, s" @% J% L
assign axr1 = axr0;

- L( q% b8 J& X* E9 W- C* U1 I+ g
' e: h% W6 l& w, Z" J. p0 ^
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
; f6 e8 s/ r, F3 Q! E3 D
static void McASPI2SConfigure(void), a* s- Y7 i7 X: }; c8 F" c
{3 [3 D( P" Y( _3 ]# o
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
1 [+ o- g; q7 L9 ^) K% ]McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
5 x3 O$ c6 c# e9 U& QMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
1 w& i+ H/ g0 I8 f  hMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
8 |" R  O$ c9 O2 R, ~6 e& TMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,. M2 a: v! A% ^$ a+ k1 M
MCASP_RX_MODE_DMA);3 P% f5 {" r; z, z; ?: Q; b
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,% o# v& _& Z. A' e
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
/ q& x# L! f5 @) YMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
6 u$ Z( Y% p" X! R- w; R, B1 @MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);. r1 V5 O' c+ q
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, 3 b9 s7 C$ C% t4 @9 k+ b
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */  g* H/ T: B4 f5 {! H4 T
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);3 {7 P# j- d% T$ W4 h( E
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
, B4 `: y6 {% P5 [# eMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,# [3 q  X3 q# w  ~1 b. z
0x00, 0xFF);
/* configure the clock for transmitter */
8 [: `3 l, B) q2 c7 F; a5 dMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
3 y1 ^* s% I2 {1 l  PMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); , a+ k8 Z5 V, \8 i: V- U% N
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
: q) P7 ]  r5 {; c) Q) r: L0x00, 0xFF);7 F9 j, D7 O2 c5 c7 O# w  D; h
0 w0 S; _2 P3 v# s% k( Y
/* Enable synchronization of RX and TX sections */
8 y0 O) S  ^& @# }McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */* H7 D: S# N& n$ I8 [
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);9 f1 i& b* n7 _$ H7 ?  `, h9 H: A9 e
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
2 r7 R9 U3 G( a** Set the serializers, Currently only one serializer is set as1 W( W5 S# {3 f
** transmitter and one serializer as receiver.
( j2 ?9 U' R$ p+ \*/
" ?5 g+ d4 r/ z6 CMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);( w2 V% {, \. _
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*& ^$ N; L" K, x! v+ M+ ]
** Configure the McASP pins
! M1 [* V2 Y2 F" u; o** Input - Frame Sync, Clock and Serializer Rx( m, x" T. e7 y- W) @# O
** Output - Serializer Tx is connected to the input of the codec
# S( o  U) g* y% X9 G7 I2 J6 ^*/* ?! B4 l3 P8 T) U" e/ L
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
& t& V$ P+ U1 `McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));1 A* C$ y8 L" o- v3 Q3 L: n% @
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
- l, M9 c, d1 v| MCASP_PIN_ACLKX- L' E" j5 s! T
| MCASP_PIN_AHCLKX5 o. X; @( l1 _% {: m5 ?
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */: `; U; g, E% {3 S. F8 C
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
. c# t) J6 j2 E# U) a! l3 h/ E| MCASP_TX_CLKFAIL 6 g) P. [1 [% Y
| MCASP_TX_SYNCERROR: f- R. J3 H9 o# n( T
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
( a5 Q$ U* X% p+ B* u$ d| MCASP_RX_CLKFAIL: `% u# K4 U! y: ^' P
| MCASP_RX_SYNCERROR
5 l6 z; l; m7 G. |$ y2 ?- H| MCASP_RX_OVERRUN);: P6 r: v0 g2 q% n" c
}
static void I2SDataTxRxActivate(void)
6 z% X' _9 R- ]{
7 Y2 f# a  J& V0 ^: W/* Start the clocks */
% o$ N1 J( J% I) r: E. E$ sMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);+ h3 h! G0 y; T3 J
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */& t) I( \6 o; T* h) T
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,1 ]$ M! v& w% e9 J) f2 G5 W6 g0 L1 O
EDMA3_TRIG_MODE_EVENT);! z7 v3 f( D3 ^. V7 r, k$ P5 y
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, ! C* q/ \3 [/ M$ u: l! A* h
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */* V, s$ Z9 _6 R+ p
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
, n. _' \! ~, c$ m3 S$ aMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */- @( E- \: r, ^3 {6 U3 ^. y
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
# s! s; |$ ~% n' h6 t; R$ zMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);/ [5 [0 t: S+ R
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
/ A- t* K7 V9 Z' h, ~( V4 N  w}

6 N6 F, r' K- z4 a4 w1 H
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

* ]: m: G4 T4 A5 b; n/ ^1 a. J
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-3-2 04:22 , Processed in 0.045311 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表