MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 12406|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1216

积分

金牌会员

Rank: 6Rank: 6

积分
1216
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
/ l2 O4 P( _. q7 m" m- h4 w* linput mcasp_ahclkx,, V6 q9 G( f4 H  }( I" Q' H# J
input mcasp_aclkx,$ T+ g4 m" L( z+ K
input axr0,
. f/ s6 S; H/ A) E& h
+ x0 m3 Y, R' ?% aoutput mcasp_afsr,
; {2 j3 V9 h- ^  Loutput mcasp_ahclkr,8 _9 I7 x4 M) J  `9 D& Y' `& n
output mcasp_aclkr,, X- f+ G1 X- R( E; k
output axr1,
. R. s5 ^- i0 z
assign mcasp_afsr = mcasp_afsx;
/ n  f* U1 U7 {% b! b; n- l; _9 u8 Kassign mcasp_aclkr = mcasp_aclkx;
5 y+ S- i- }" |- q' Kassign mcasp_ahclkr = mcasp_ahclkx;
' |. g/ m  w+ O* ~assign axr1 = axr0;
* w; |& K. @; M) x6 r, E0 a

" ]% _( U) H: X3 q( S% ]  l
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

1 L4 g* r  E+ U' ~% X: u
static void McASPI2SConfigure(void)' x; V2 L$ n8 k' u  N0 C
{
9 h: Z( ^, c6 L/ eMcASPRxReset(SOC_MCASP_0_CTRL_REGS);1 U0 a/ }5 [1 j
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
. ^% M/ z$ S. _4 J) J" B: qMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);* p, c. T) C9 o: m9 W7 O) ?$ W3 m3 q
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */4 b, ~% y5 E8 e- f
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
- B) d  ~) r9 O0 u; Y* wMCASP_RX_MODE_DMA);
$ K' A$ [6 y! Z7 v- lMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,+ f7 g. R* a; r+ z; k
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
/ F" h  U5 v$ j4 C! V$ PMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 4 k" Q3 T/ M4 `& L8 P! k
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
% N+ g# U5 B0 |, v( X, G" w9 n- lMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
- e0 p6 @# b, @6 {MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
5 y* ?6 V. h1 ^. eMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
; p2 @2 y3 v$ V$ zMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 7 k- L1 c- a6 o3 c* H
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,- x7 h- M4 f. d- b, l0 J: G4 f
0x00, 0xFF);
/* configure the clock for transmitter */- o/ H; U: m$ C, T4 J3 r- G
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);2 z8 C( Z/ a4 d* Q
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 0 f3 [' Z- E& i; G
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
9 Q7 h0 U7 M) D1 ^9 N: t2 z! k: }/ J0x00, 0xFF);& }' Q5 y" @& c$ D
- ~& }! y& k" Z: F) j
/* Enable synchronization of RX and TX sections */ 9 x. P& y4 B# h% `
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
7 Y6 `9 q; R6 @0 {, u  t7 BMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);5 N1 N# b( ?* M  {
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
! j2 t% B7 ~* \1 E6 c** Set the serializers, Currently only one serializer is set as3 v2 w4 `; Z4 H; d
** transmitter and one serializer as receiver.2 x7 E; O; c' e
*/
4 d* u$ ]' F2 OMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
* p* {% e, }' t$ l  BMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
' e: Q' D$ \- l** Configure the McASP pins 5 M( X8 q, a. Y% H- Z
** Input - Frame Sync, Clock and Serializer Rx
, r3 c0 M& r' p2 \4 H9 t( t** Output - Serializer Tx is connected to the input of the codec " @( G0 |2 ^5 E( R' u0 g
*/
* v8 L, ?2 Z, T9 w) m( ^8 _McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
( _! q" ]. w  P4 pMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));; ^; I. J1 _% I
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX) h$ E! j" M6 @5 m) H
| MCASP_PIN_ACLKX& ?9 b& t, t3 n, ?; A5 }4 I% ^% J% w
| MCASP_PIN_AHCLKX1 Q5 m& ?4 s% X$ U
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
7 V. J8 ^4 l+ a+ j& r; \' fMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
$ y: v  E/ x  A* {: ?| MCASP_TX_CLKFAIL
9 Q6 M( m& l* S1 d+ c/ P| MCASP_TX_SYNCERROR" k3 ?1 b; @# a" e- K! T5 |
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR * @. m7 R% I& q4 }8 l6 p/ q* t! `! a
| MCASP_RX_CLKFAIL: b1 m: s: J' ^5 `
| MCASP_RX_SYNCERROR
- s7 u) F% `, \| MCASP_RX_OVERRUN);
8 X3 s9 x6 _5 X, |. d}
static void I2SDataTxRxActivate(void)
( Q  G8 e7 c1 n+ B{
$ [; o/ |8 z7 E6 o! {; P/* Start the clocks */
5 B8 w. U* U' vMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);) K2 \3 m/ A2 [# a- S: Y. t" U
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
* A! N8 \! O* P8 F; I5 wEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
! v. R7 h" [; m8 V9 P$ n# h; fEDMA3_TRIG_MODE_EVENT);
' _1 U8 V( R: t5 I3 ?; B3 j& gEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, % x$ q0 `4 J5 l5 \
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers *// L( s) F1 Z1 }+ Z; v% Q, y0 a
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
/ N: X6 b( @3 K2 NMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */5 a( w" @& H. T) O* |7 |
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */. p3 W9 q& v; d, ]
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
' Q: o, `4 q  c, F" lMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
  |: n% b; Y- _5 D& L2 Y3 \}

) S1 R* j4 s9 q* y$ K6 w
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
6 C7 |- [* g4 B
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-4-7 23:18 , Processed in 0.037330 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表