|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,7 ` {3 i9 V. I. Q) b; k' a
input mcasp_ahclkx,. v8 T. g8 {& i, Z; d1 @. ~
input mcasp_aclkx,3 }% Q2 R2 _" \% s- i$ h- p1 `
input axr0,: {1 z5 e% Z! X: ^2 b
+ _2 T) K9 t- |4 H/ q7 ~ youtput mcasp_afsr,/ E, n; e: r' ~4 r# Q
output mcasp_ahclkr,, ]* q+ k6 ?; h" I
output mcasp_aclkr,
, v2 t, s* |, qoutput axr1,
) n$ d0 x8 p5 k) ^+ A$ H assign mcasp_afsr = mcasp_afsx;
' g6 T. t8 O3 `assign mcasp_aclkr = mcasp_aclkx;
2 C* ?6 W5 ?* @. B5 w% Bassign mcasp_ahclkr = mcasp_ahclkx;2 a) l( x6 i, U3 T8 K- J
assign axr1 = axr0; 6 f# D9 A j+ W% x3 E: H; p. }
7 t/ O6 t$ X4 _7 Q9 @/ I# \1 _在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。 * U! _& g- B; r6 L
static void McASPI2SConfigure(void)" ?: d$ E9 b, |6 R2 `- I% a0 x
{
) ^: X7 i: C# R; |. t7 e( ZMcASPRxReset(SOC_MCASP_0_CTRL_REGS);9 I% e8 X; x/ p6 P5 V2 v; K9 s
McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */, r6 x' n2 M, Y ~) `! B" I
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);+ n7 C/ x- p) U6 v) e s+ K/ @6 E
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */, r* x+ P: v) X# N
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,3 A+ S; N* ]8 X4 ?0 Y5 J7 A
MCASP_RX_MODE_DMA);$ N, u s* G" m+ ?: p9 _
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,6 X/ h i& G! J0 @2 e5 b& @
MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */: d$ C0 V3 g. S5 z
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
+ P: {* C' d, L: t0 f0 o! CMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
, J/ R# X6 u1 I0 I' `McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, 5 M0 R2 u/ e, u" b
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */) j4 L' d* r. u9 m
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);! k2 B- h6 V% |+ J$ m3 J
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
7 X# {$ ?' e) J& n' gMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
$ I( q3 o" k3 u7 k' M: r0x00, 0xFF); /* configure the clock for transmitter */" @& }0 n# c% o( d
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
* h9 [$ ^9 \3 \$ D& AMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
8 ?2 p+ i) o1 a6 n% {4 NMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
: C# i6 e* U: O5 B& M E0x00, 0xFF);4 }9 B! b) }* B/ {
/ c w. b% C( A/* Enable synchronization of RX and TX sections */
% \" U+ P! i9 rMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */
' q4 `! ]* h8 K$ b; x1 TMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
# C$ H- S' S7 H: Z( D3 r AMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*1 Y" n3 m) T! y2 s+ t' L9 z; m
** Set the serializers, Currently only one serializer is set as6 W( V% T% O' n0 m3 k) E# C
** transmitter and one serializer as receiver.- T9 l) o7 M& K
*/
4 e% k( I) b! R+ B" PMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);9 G4 t( c. b' x( v9 x7 Y1 O/ ^
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*. N( G, k7 \# @& a d: S* a% j9 T
** Configure the McASP pins
1 L& @6 k; W0 @/ e** Input - Frame Sync, Clock and Serializer Rx
2 r: A0 T- k* N4 |3 k8 g** Output - Serializer Tx is connected to the input of the codec & i/ h: ~7 o2 F
*/% ], E5 P [# A: d
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);# P, k/ J/ D% P, e; d
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));7 `7 Q1 J) G }9 `) t# g3 z/ R
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
# K9 ^+ g( O3 Y, z6 q# }! z' h| MCASP_PIN_ACLKX
. b: c/ X/ \9 R% H7 }| MCASP_PIN_AHCLKX
& E" w1 \/ k( b% N1 q- h| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */) G! z7 V$ }) [. _) a' g# k6 f
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
* B3 ]) ~9 j1 ]9 T" f) q; y| MCASP_TX_CLKFAIL
4 I) i5 U, |; c* d| MCASP_TX_SYNCERROR2 Z9 _9 h$ o7 Q7 q# S; w
| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
5 b/ |% c, U& J( `* m+ }5 R; r* E| MCASP_RX_CLKFAIL
' T3 f" L( S' I| MCASP_RX_SYNCERROR
! @6 D% K) G% R* h| MCASP_RX_OVERRUN);: {5 A4 P7 C t% u% C: N; ?$ J
} static void I2SDataTxRxActivate(void)
5 r7 a* Z& q6 `9 k1 m* m{
9 M" O" d- \% U. p( r/* Start the clocks */) W' h+ D% D& X$ b$ z! t: g
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
: h' x0 P% \0 d5 IMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */
. p2 H! K8 e, k( uEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
! ?, x! a' r; ?+ a. h' VEDMA3_TRIG_MODE_EVENT);
! Q8 k% W8 q- D& m h; H: g ?+ xEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
+ q! t k7 A. w( ^EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */) `' A$ h0 t3 ~, |) J- F
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);" _/ X+ b7 c5 ]
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */# u* H: \% V z! ?* M# R H
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */9 t- S! Y% F0 Q+ l/ p
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);) Q# u% `: A6 e5 Y) ?' o: c% y
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);( @8 F/ b. s; O2 c D; P) N2 p
} " g% x& } B) v i9 l
请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
& \' Q$ X9 c( s! V6 m# T# m |