MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 10138|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,# R) q# u. r, D+ z
input mcasp_ahclkx,+ ~; p( j6 s, D1 Q1 T5 K# l
input mcasp_aclkx,
  v" n* c% \. Z9 j; w' A/ [) J2 \input axr0,* E" x$ ?  h# ~8 h
, F! `9 q* q  ~, ]: I5 L" w7 f' m4 _
output mcasp_afsr,
* |3 v8 G( p) K1 r8 ?  routput mcasp_ahclkr,
. H' N' \' n5 N' Koutput mcasp_aclkr,* {1 i- `, n2 c+ {
output axr1,0 |/ N! X, n0 E; s3 b
assign mcasp_afsr = mcasp_afsx;
5 i) B# h  a! h7 wassign mcasp_aclkr = mcasp_aclkx;: k' k) D2 h2 W- S" H! ]  [" g
assign mcasp_ahclkr = mcasp_ahclkx;5 U7 v8 u6 p6 K/ P
assign axr1 = axr0;

8 _0 v/ Y+ b  k. J$ c4 V2 T2 n+ K+ ]* U7 w! v7 L1 l
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
9 O2 I# _8 `( l2 W
static void McASPI2SConfigure(void)
8 M" s! L5 z, c# f2 T* {+ n{
! V: o) l6 L" oMcASPRxReset(SOC_MCASP_0_CTRL_REGS);' i/ @& D. U/ D8 k) r
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */( t* G+ `: @- T( v
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);2 I& f) J4 C; z
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
8 y6 M* K! v$ ~: Z) |# MMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,2 U, z5 F4 ~$ P8 _
MCASP_RX_MODE_DMA);; z: s8 t7 ]9 C- O! ^3 }
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,2 e0 A- W. s* g  g
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */. n( @$ }2 i5 u: m3 Y
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
" \7 J; h# t, S* ]2 QMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
3 A( w% l+ A) {' F$ SMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
1 E8 N5 s: s7 h" x: A# R: a* Z; FMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */5 s! \3 w7 j" b$ Q
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);; I- F4 e: Z. L! L
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
8 T& K" O, [) }# q# M# X0 qMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,, k* x3 e* s8 X& j0 d$ h! z3 u
0x00, 0xFF);
/* configure the clock for transmitter */) h! s/ H; S0 z; i6 X# D( y/ F
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);$ e% T+ V. _; J  N8 S
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
& f0 G8 _' J: i- @+ w6 KMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,7 Z+ }0 N* X3 m- w' `7 p
0x00, 0xFF);
2 e1 L' v0 I$ H5 d# E- W
, H% W6 N1 B) g  y/* Enable synchronization of RX and TX sections */ * I2 {6 c' R3 Z" H- h2 j0 _
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */0 F1 u  j/ c0 h2 L3 y
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
& G. M5 B9 Z6 Y; D1 s1 Q8 ?McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*" R" y9 h5 ]7 Y
** Set the serializers, Currently only one serializer is set as
) V( ?: L9 b8 S** transmitter and one serializer as receiver.
( E3 H3 P, J9 a. m1 B*/6 M, `( f: O; F/ Y% d
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
6 _6 N- O$ M$ s! u7 OMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
1 v7 A6 n" [7 s. |! [" e. p" F** Configure the McASP pins
4 j- p5 W5 p4 C8 C  u4 z** Input - Frame Sync, Clock and Serializer Rx. X+ w% _; i* R3 P. g
** Output - Serializer Tx is connected to the input of the codec 2 H/ n* t  q/ c! B! b
*/. x' |0 @1 l8 G7 d) y
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
) F, Y% c' q0 L7 l( s. nMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));! H7 n1 v1 b: b; r7 R( e! I0 z
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX4 Y0 w  t. h$ s
| MCASP_PIN_ACLKX
$ _  V. \# {* ~2 b9 Z1 \| MCASP_PIN_AHCLKX- e6 ?( K* g; z! m  e1 p4 |" ^( g5 q
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
- j6 W6 e; l4 Q/ l4 @3 mMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR ! Y' Z( f- e. a3 P
| MCASP_TX_CLKFAIL ; X  B! g$ \4 [7 D6 y
| MCASP_TX_SYNCERROR. x" E* U+ U& P' T
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR 9 o# M- a8 O9 T" f! `
| MCASP_RX_CLKFAIL
/ O* P4 m- Z* Y7 i/ S5 U  i7 N| MCASP_RX_SYNCERROR
8 H* N3 M' k  p) G3 n' d| MCASP_RX_OVERRUN);4 Y4 W5 I0 i+ U2 ~* ?+ k# R& O
}
static void I2SDataTxRxActivate(void)
3 W( {+ o8 @& T: C: X1 o" o  l; C{
# f; Y% L3 ?, h) B6 t2 e% T/* Start the clocks */  {* u3 J- Q, W1 ^1 N5 \& J
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
. a) P* L) z: w% b: nMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */4 r7 ~3 I3 J7 _
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
: L! v! z7 E2 L  ^! |% k$ ~EDMA3_TRIG_MODE_EVENT);1 ~+ r: O) W2 z/ n& _9 a
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 5 U; R/ `0 w8 u5 f0 Y
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
8 [( c% w7 _, q+ ~McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
8 V, p' t2 y- _7 B. ]. Z' bMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
+ ]- m$ _/ c% Wwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
' D  ?8 y6 i7 YMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
0 E% N0 B1 I- d/ c( m9 kMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);4 p4 m$ }' X: a3 G7 y9 S) o" P
}
/ d. h/ m. R( a. P( z* i0 C' a* O
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
0 @  D1 A* F. O7 o- Y
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-1-29 22:25 , Processed in 0.044199 second(s), 27 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表