MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
2 p- m9 w) \7 s' I7 c1 oinput axr0,

2 M" f' P; p# |+ }3 ?output mcasp_afsr,
output mcasp_ahclkr,
" k: T" V$ m  Y) g1 r- eoutput mcasp_aclkr,
$ v* _6 T) d7 S+ y* x! Goutput axr1,

assign mcasp_afsr = mcasp_afsx;
. r! L0 [! |3 v1 Rassign mcasp_aclkr = mcasp_aclkx;
8 r: B, x* o4 M% Lassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

* R# h; V- P: H7 b2 f

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
  Z, K1 G7 u5 m1 {+ MMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
$ ?6 n2 r' [- C; FMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
5 k9 Q% q( B+ w: I8 K; s4 R" R, aMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
4 _! q9 B2 G7 B' Z, ^4 lMCASP_RX_MODE_DMA);
  s* @& k; D0 J. TMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
* E2 r9 |2 E4 f& X: @$ t0 l, IMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
! o: S' U) O( J: |# b/ _  F1 ^McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
6 D: ]: Y7 }" n5 K1 BMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
. a. s- S' G8 K" K6 T6 h/ G/ |0x00, 0xFF);
9 T( x# @3 ~, V1 u: H/ h0 F6 [# |$ B
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
) W( }! U2 N2 s( d2 N$ {2 P1 }** transmitter and one serializer as receiver.
( [3 H0 _$ P) g' N*/
; d* p/ V2 l3 Z+ C1 bMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
4 C# L/ v1 s# T" O5 F** Input - Frame Sync, Clock and Serializer Rx
  B  Q$ g" p/ C$ z3 R" h** Output - Serializer Tx is connected to the input of the codec
*/
0 w+ X# z4 O" s  N9 _+ dMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
& i0 O) L# b" H  H9 k4 w2 ^* B| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
0 v4 V- |: c  g5 a8 T' xMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
' }8 P7 T/ z  Y* y; G| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
6 n; N0 y5 S9 @5 M, V| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
# L  h0 B5 C* o4 H/ X& Y# }| MCASP_RX_CLKFAIL
+ Q9 _; q: r& s6 p| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
5 F  |) d  F* P. j3 ^7 D2 lMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
2 \. M& M8 L" q( n7 G+ tMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
4 O1 l6 q% C6 X$ J1 ?* OEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
# V! R0 ], ?4 UMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
7 j& {0 Y! j7 X) G  M3 g% ?while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
. i, W5 X/ K2 e- v3 HMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
! B! c4 M% Z1 B2 b# S$ v: a1 VMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
2 _) m$ d& O' q/ Q5 y}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.