MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
5 Z7 e2 b7 F3 W5 O  q+ K! o) m3 |9 T& yinput mcasp_ahclkx,
input mcasp_aclkx,
- j+ |6 O$ I' u9 t3 z& ?input axr0,

- C' _( |9 ^3 o/ S, Youtput mcasp_afsr,
output mcasp_ahclkr,
- T. I, q( T: O! U% M, L' x+ R8 Uoutput mcasp_aclkr,
0 t0 [$ R& b5 r; c8 xoutput axr1,
0 R# ]1 _7 f" _" K; m

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
* ^1 f1 Y8 J. M- h1 S! x( xassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

/ f6 k* ]$ l( |

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
! E# g; i$ `9 ^" b+ V* [2 D$ u2 lMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
$ t: `! e+ x0 d. j2 n! B8 IMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
! ^1 o1 D+ e) z1 W; ^3 _0 pMCASP_RX_MODE_DMA);
5 j) D0 s' x$ i0 yMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
& ]) T- Q" L5 T0 T! ~( y" fMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
! _6 E: Y  W) I  ?6 YMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
6 k& D8 S( J5 j) Y) W8 jMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
$ T% n6 q, d% E; q6 `8 oMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
& J4 `# p' ]# kMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
; a/ u1 _9 {( R0x00, 0xFF);

/* configure the clock for transmitter */
. `) t  n& D, Y) v& D7 t8 FMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
& [6 d' \8 e& J" f8 g0 ?
% Y; `1 D; H2 J! Q& J: L+ _& ?5 c/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
- j( ?) }. R; J& r( I! n% @: v2 ]McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
6 E" p1 |8 Y4 A, M& |! S; |*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
: [* A1 ?" j8 Z! n: R3 C, d" U4 WMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
# ^+ U- n$ z* }: i** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
/ v4 K. K2 N( X# g2 l) `! O  J** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
+ a# {2 J( [: L( ?3 g& q( q! VMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
0 z1 }8 K) |  f* H; b1 K| MCASP_PIN_ACLKX
5 O9 Q( I1 `0 L- r% F+ ~5 F| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
/ W. D: Q* W1 }1 N0 M& q) t| MCASP_TX_CLKFAIL
9 u" D4 _' q8 T8 b| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
+ l- O( \: F/ X4 Q6 ?' _: P| MCASP_RX_CLKFAIL
. Q  v) {" J# @' t| MCASP_RX_SYNCERROR
* _; J) Y; k. K# r| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
" c  z& x' D) p1 s8 {( R8 X{
. `- L% T. |6 e  k! V- q/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
. p) S5 p9 j4 BMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
  |8 H: i' K, J; b) G- V9 qEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
  ]: i$ I! S/ x) RMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
9 ?) \* ^+ x2 f$ Y7 M; N" a}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

, }: _. U( h0 g  C) T0 c' c