MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
% T% `: V8 m. h# O# S0 {; Iinput mcasp_aclkx,
: w; _9 }& r# A) n  ginput axr0,
) Y$ w/ k3 p- P& Z
output mcasp_afsr,
output mcasp_ahclkr,
$ p3 }' F6 n- r5 ~output mcasp_aclkr,
' q/ _& N+ {, G" routput axr1,
6 w9 E% `* P( p; h8 G

assign mcasp_afsr = mcasp_afsx;
1 x- e8 i6 ~: z% r1 {assign mcasp_aclkr = mcasp_aclkx;
% U5 M2 P2 M3 C" o# v, b1 Q  lassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

# Y& B/ e- R" |# R: `8 A2 F

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
& Q7 m; A: M0 P9 R7 @* ^McASPRxReset(SOC_MCASP_0_CTRL_REGS);
! m/ m9 V1 C/ w: [4 k- e; nMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
9 |7 c& g* [8 I: a7 w8 w4 HMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
, }; ?. r4 y" r0 e0 V9 ]7 [% g0 aMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
1 ]( b) q2 V! }  N6 hMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
8 d4 y! l8 n* K  i+ gMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
7 X! A7 r' g" D/ |( |McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
! I3 [2 O, x, |0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
0 _+ ]+ n) v1 |2 q1 {5 b! q  q) z0 r2 K" lMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0 C, `6 _: ^' m: n3 U8 w0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
9 g* P9 u3 _- qMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
) @1 y$ r$ n8 j* \*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
' F9 q+ j; R% s8 tMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
) H2 g! S) g. v" z/ Q! ?** Input - Frame Sync, Clock and Serializer Rx
9 X+ K5 Q) P) q& }) N** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
. ^8 O- |  n* h3 N6 K| MCASP_RX_SYNCERROR
$ K8 S0 I6 F- t. u| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
% z2 U- k/ b5 e2 ]- F. A' j% k{
, x; u2 ~: B( g, o0 ?& d# U( U/* Start the clocks */
: ]8 K. U0 d8 a! eMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
9 U& w) q- z1 U; tMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
. A9 x+ j" p( r$ ]- p- P# SEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
( m9 q2 g0 m9 c$ tMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
/ ^7 k6 j  e% x; MMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
9 O5 z* H% T3 `: Z9 o0 r- ZMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

$ I- R. f; m. i8 F8 \( d. D

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

2 T* n6 Z8 u. C' K& e3 Y