MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
6 F. W7 ^& r  r! \input mcasp_ahclkx,
' Z9 `. j5 z7 `, B2 Cinput mcasp_aclkx,
input axr0,
0 I) X  G4 E* b0 A3 o( i
; \9 X6 N9 ~* Z$ S0 C) B3 Soutput mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
) ^  n. E  U6 g% y! D& ~output axr1,

assign mcasp_afsr = mcasp_afsx;
5 `+ I. G# T) K6 Vassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

8 b/ a  k3 U1 A2 o5 w+ f1 x$ |
  Q$ L& t; d6 y* @

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

; X/ ~' o* \) N8 {' w9 d

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
8 H4 B0 J* u" D, |2 _) FMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
: ]# w# T' Y* u- A" s1 p; Z7 Q+ M+ aMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
$ l& v  s/ Q0 p" p  j# c0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
( d$ B5 @+ Q) V) AMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
+ v; c7 _! T: K% z/ Q' v# @! m7 J
8 I( ~' i" n. l/* Enable synchronization of RX and TX sections */
( Q, F" J! ~  L1 fMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
, G8 h0 l8 |  G7 M/ f9 k) eMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
. _( _3 g" X' ]** Set the serializers, Currently only one serializer is set as
. I3 M  T' j# N+ h% m. l** transmitter and one serializer as receiver.
. |2 ~) r8 B5 R+ z+ \$ q*/
% v  E+ X$ p3 {McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
6 E7 A2 l% m& \% B1 k, P# \McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
  b: n/ X' S9 I% `*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
- I/ g, i' u7 H3 ^( b2 _( ZMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
5 b5 c5 c* n- h7 m$ l5 r| MCASP_PIN_ACLKX
# v# I2 S& z; Q* y4 Z1 \$ _| MCASP_PIN_AHCLKX
& c, B2 m) W  R  G( `| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
6 T  ~( f4 K$ A9 r) fMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
7 g+ S% W7 H/ c3 ]$ s: || MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
: B+ l! [+ A! d! D| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
3 b: e  p, G6 p4 k0 ?4 l| MCASP_RX_OVERRUN);
3 D( R$ G1 m- Z# i, f, O}

static void I2SDataTxRxActivate(void)
" a9 O) b1 M% h8 n{
, [, w5 q& K6 {. b4 Q/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
* g; }3 S0 m7 l9 c1 aEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
: S/ g' ~) x1 d( yEDMA3_TRIG_MODE_EVENT);
$ b3 F; s. z; @' ~" q, E7 aEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
9 K* q2 I" w% bMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
0 s5 H2 X- k/ o5 MMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.