MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
; F) y& R( ~/ R4 i! Ginput mcasp_ahclkx,
input mcasp_aclkx,
input axr0,

* j$ V& U  C, J8 V5 Y' A9 }0 Z9 [output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
5 m# v; m# `3 f  a# l3 boutput axr1,
' B1 V( M$ Q+ m& Y4 N" |" V) n  \* U

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
, F; _; y+ n1 U, r! Aassign mcasp_ahclkr = mcasp_ahclkx;
8 F- D' P/ J' p* w' |- Gassign axr1 = axr0;

5 q8 ]/ ~# q4 W  Q' I3 l' i

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

8 `( ?8 S( f# `( U5 E4 n, n. S

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
9 @8 Q$ W) y* G# ?. n; N, HMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
/ X) M, N; d- B" aMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
2 Y2 G9 R/ F% }- s: H& c$ L  aMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
3 ^' a, |9 G$ g9 H9 e5 ~McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
6 e) m5 a) z" i- O0 ]McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
' X3 @5 R+ O. ?) p: B% GMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
, A9 O; Y5 |7 b( p( g& QMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
% N8 O; k' J, N% Y( cMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
, x5 h$ S2 S5 r1 B6 T0 V! Z5 e- n" bMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
' O$ V! A+ h, v0 xMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
6 f) M# j" t0 S# N! @* s0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
2 r. Y8 i0 D. V' Y+ g" w9 Y$ K( ?McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
8 q/ h& D" Q* i1 D& \0 T0 AMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
) p5 c: s+ T5 f& J** Set the serializers, Currently only one serializer is set as
! f. |5 }) r( f. M! N** transmitter and one serializer as receiver.
- F+ R, e2 U4 ?' L  n! ]1 a*/
! l' L- [- K) _; W: JMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
, ?6 _# V5 E1 ~McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
9 m% g- l# |& w+ u** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
# t4 ^7 l5 e& dMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
1 E, `! P# m4 s7 Y* }& Y$ C| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
6 v6 S; V/ R3 _- \/ }' \2 q| MCASP_TX_CLKFAIL
0 z2 `+ R% I* N8 ~% v2 V# || MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
( D0 [0 c5 S, `' d' ^' T$ C}

static void I2SDataTxRxActivate(void)
{
- ~  ]1 U. o8 G/ M! W/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
1 j& u4 u$ e: `1 sEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
# b  b# n, I% BEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
4 ^, ~- m, J9 @EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
; u  E9 d% @8 V: |McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
/ R# A$ K$ X5 {& c0 _5 q, KMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
8 O3 b# D7 g9 M" q4 C0 i, o0 c% |+ CMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

( @' p8 U' F: J$ W* N% e- h

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.