MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
1 q( H3 h/ `1 T  M+ Rinput mcasp_aclkx,
3 @2 J1 |& O) N, h$ p7 i3 R, yinput axr0,
2 t/ z' a$ P$ @. a7 X4 `
+ R1 p5 v' n  K# f  K' Foutput mcasp_afsr,
5 P& D( D' c! ]% D% Q. |' ?4 O  houtput mcasp_ahclkr,
1 H% {9 B& B  T7 Youtput mcasp_aclkr,
- e* }7 E( p& q" F( R0 Routput axr1,
; W6 j6 \! b+ g. O- ]

assign mcasp_afsr = mcasp_afsx;
" E* @0 `1 N( B( P7 f& U2 w; S) Vassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
* |; {" p  ~4 [* Lassign axr1 = axr0;

' Y6 N3 r# I$ a$ T

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
; C. p  R9 c+ I! w- H{
' L$ r  u$ U* H3 M1 c# P; FMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
1 {+ y) i. g! o8 _- g7 |* ^" p) b+ g5 j% ?McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
8 I7 F, ^% r' R0 ?McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
0 t- U) z. n; n1 I* ~. @McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
) ]$ P) h; q6 |4 P" T5 o# D" cMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
: l) T6 e3 T3 e: \MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
/ T+ ?* ?) f* EMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
2 Z8 w* B- ~% X3 S, MMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
) E; V! j- M! \9 wMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
: k7 ], {  @% _: VMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
# v. V. n1 u, l2 |; q9 _McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0 Q$ N. d$ m. O( E& C" W) J0x00, 0xFF);

/* configure the clock for transmitter */
. @4 L. b  o; a7 cMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
3 o9 ]) M5 @* D4 JMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
3 L  H6 }( A$ h! I0 u5 x0x00, 0xFF);

" |) V: S% U& k) Z& J. |/* Enable synchronization of RX and TX sections */
" F* Y4 L1 g/ w/ O9 V% tMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
+ L8 T! ?9 x- v1 S" Z$ jMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
: {2 I$ _" E1 \, T8 a: X9 z) e) R! I; g** transmitter and one serializer as receiver.
9 u" M- X) o: j# @1 a/ f  T( V*/
# p3 Z( C# J$ U6 DMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
) F) E6 w% R8 {; n* @! m6 r** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
7 B: |$ d5 D1 o3 ^** Output - Serializer Tx is connected to the input of the codec
3 q' H2 x- _% A- g' c/ F*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
3 h- r2 o' V. g5 }8 E( {; u- CMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
& q+ k2 M, j  B% d* p| MCASP_PIN_ACLKX
2 c. @' E9 o; h4 h: P| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
% H% q) m4 O% o* e5 wMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
* ?& x: J; ]) X2 t. y( K  h- O| MCASP_TX_CLKFAIL
' @, ?0 ~' p( w! X6 B| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
8 z4 @6 G8 u3 r5 r2 f4 u3 @' b| MCASP_RX_SYNCERROR
9 i3 s4 r) k6 T6 {1 X! `* r4 [| MCASP_RX_OVERRUN);
& x' F& }0 D2 ^, b}

static void I2SDataTxRxActivate(void)
  S! X0 c9 X5 S8 p8 H% x* H$ g- ~3 t{
  S! S$ j& ~/ \0 E/* Start the clocks */
9 k9 j0 f- R( c/ }9 G- xMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
1 k+ e' u. C% Y' q- O! |. wEDMA3_TRIG_MODE_EVENT);
- L  [% R, c+ V1 z( ^' p6 LEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
9 e8 b' a+ _- p! q/ R3 O; oEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
) q/ n& o- h  @# }, `+ N. JMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
7 n8 p! D9 ]6 L; I, u: a  k5 X  owhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
) M" t* E% \0 J! ?McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

& Y  _8 ]9 L" P, q  D

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.