MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 10801|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,0 k9 i" T& v" ~
input mcasp_ahclkx,9 K5 U- l7 ?1 i% [+ l
input mcasp_aclkx,3 p9 C: r4 U7 `; T/ v* s
input axr0,# M% U, h+ ^' p0 q: {

& c8 X: C3 B. c6 ~output mcasp_afsr,7 Z0 ?- S+ u. A* T, d# I
output mcasp_ahclkr,/ {% u# @5 B8 b" E; P
output mcasp_aclkr,
4 _: X$ ?, `) voutput axr1,
, `$ Z) k' W3 v
assign mcasp_afsr = mcasp_afsx;5 ~1 h. Z& r2 S
assign mcasp_aclkr = mcasp_aclkx;
# Y: p" b) b! Uassign mcasp_ahclkr = mcasp_ahclkx;+ Q$ ^; s4 F4 [9 t8 S) O  s
assign axr1 = axr0;
1 [& v3 C3 B4 p

% T- v" J/ r5 K6 Z; u, k' r
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
- s" Y6 c  S% I0 o! e! g( Z4 Y1 |5 f
static void McASPI2SConfigure(void)
% B: f+ N1 X/ Y+ Q( r+ K{% y8 z  J! m% t0 m
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
. C' h9 M0 R5 Z# o' i# `6 ^% KMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
# e, ^( x6 q5 }  U  CMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);6 b$ J( C  q3 c' [* d0 U3 H. [
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */: w, Q( t: m9 Y9 _
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,- Z0 d& v$ u5 g; [) y" Q
MCASP_RX_MODE_DMA);0 B- O8 g, o" {% v, q  @
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
; o! W4 q4 L8 `, i" qMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */$ |/ c! t/ ^7 j7 o7 v1 ~. x
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 4 o, `; a! q/ o9 Z
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);, @4 [: J8 [' t# ?% {
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
. j3 }; f& [3 VMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
/ ?9 g" O& c/ ]( W0 FMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
# Z; M6 S- G5 eMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); $ }* L5 `8 w+ I  {
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,, g1 U3 ?; Z4 _1 E
0x00, 0xFF);
/* configure the clock for transmitter */
! A. A2 U$ ~: {McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
+ Y: d2 x% n; T: L9 Q3 @4 a9 dMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
4 U9 B0 D: t! @7 j8 CMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,) p" p- t6 N" [/ w* {
0x00, 0xFF);
2 [7 |( ?/ c" T* @, a
6 S$ ~8 V! O2 ], N4 f/* Enable synchronization of RX and TX sections */
$ F6 v" X5 N* k  A: X; IMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
. T* t9 X6 k; b; HMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
8 h, _4 w. w" x6 R9 E" Y" PMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
1 k$ B. d* `' M/ ?** Set the serializers, Currently only one serializer is set as
4 u4 P$ m5 }& H/ Y, n: t** transmitter and one serializer as receiver.0 R  P: C8 U& ]* V, L! s# ?
*/: F4 O% i/ L/ n) C
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);4 }5 Z  d/ g' f* s' P$ m+ r
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*% ]# V% {5 F. X& M
** Configure the McASP pins
( O' D3 z6 i4 a$ t0 W** Input - Frame Sync, Clock and Serializer Rx
0 Z6 S" r# U% h# S: F$ U** Output - Serializer Tx is connected to the input of the codec " a6 a: q4 v- ]4 }% _
*/
  A# o4 `+ |! ^& S' Y& gMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
( {" x0 z! X# o5 Z/ N- [McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
3 s" K7 p5 \2 x+ H  H- [2 ^. x7 `- ?McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX! w4 c; X9 |* m, a
| MCASP_PIN_ACLKX7 o3 C6 |% [0 [. I
| MCASP_PIN_AHCLKX/ \6 y8 j6 A. g+ H# z9 [% u6 i1 t
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
( x0 `8 i; w  M3 LMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
5 y$ D: {( Y3 }/ {| MCASP_TX_CLKFAIL
" U* |# z4 C: [/ o| MCASP_TX_SYNCERROR
/ k! f6 d# o: G; z| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
* k8 a& S/ a# E7 n: S! }8 m8 K| MCASP_RX_CLKFAIL
0 O  T8 j0 c( {| MCASP_RX_SYNCERROR
! z  q$ e" A* p| MCASP_RX_OVERRUN);
' }; b, ?9 C" }- ]) w}
static void I2SDataTxRxActivate(void)- Y/ _+ O2 K$ g/ {; z1 z  M2 E- V
{
5 o: w. S2 H% I% G# Z& K) l/* Start the clocks */
# L3 H9 U! q7 `/ O* j% mMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);5 J+ b5 o- a! B4 x4 Z
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
6 _4 M9 Y- F1 W  m5 [4 z& u. LEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,/ f) X- w  V# Q
EDMA3_TRIG_MODE_EVENT);- ?( O4 H. D3 ~
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,   @/ D5 `6 J' _" S( X$ k
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
8 H" `7 e- O! r5 h: r3 IMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);0 C- \% X) y+ v4 N4 g: {
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */* @5 `- O& k3 D4 L$ w8 R
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
% f/ _# D7 Y: R- n, \5 wMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
0 m! U0 X2 B. C- Y, }McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
/ P1 R' e9 R- E9 Q3 B0 P}
+ ^, T- ~' v( c6 ?
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

; C3 G1 t1 q2 E3 Q5 ]$ X9 V: ?9 d
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-2-16 05:49 , Processed in 0.040417 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表