MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
/ L/ |: \2 X/ {  |input mcasp_aclkx,
. m9 B+ a: Z2 m) t1 _6 ^; dinput axr0,
! g, O3 L& f6 Z# d, F
- O) Q- ^4 X: C* ioutput mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
! O6 ?  a. m. d1 ooutput axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

6 a; C+ E$ t. G- Q

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
8 S  ]  |" E  y{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
# L( m9 v$ m" oMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
% Y3 _, p" {1 i( |( y+ N) KMCASP_RX_MODE_DMA);
! S1 ]3 |' f0 g7 k- K; ~  }McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
2 @" k. b1 H6 A% V7 ?, ?9 IMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
# U' T6 }- O7 A9 N% dMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
, f7 {* }+ J+ o/ H, H0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
  q' f: v- T6 [6 [3 J  _% DMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
% F  c0 @/ V3 x3 b8 \) E4 i6 aMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
% \, j6 Z  e% O% ?$ \0x00, 0xFF);

" V/ S6 _1 \* ?6 ~/* Enable synchronization of RX and TX sections */
7 u, m* ~2 ]2 [! K/ D* F3 }0 t5 ]9 [/ SMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
$ X- x+ N6 S1 b% x; j$ c( Y5 L** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
4 c- s! B; s( b0 o. W, S*/
" N- `) N' Y+ _! ~# q$ G: ?* B5 nMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
: a2 f$ S9 P6 {7 ?; N! I: x* r** Input - Frame Sync, Clock and Serializer Rx
& q7 V/ q$ @9 t: g- e7 Z' k** Output - Serializer Tx is connected to the input of the codec
*/
( f- r7 D( Y3 q+ I  w2 U# g8 ]McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
  n$ B( ?9 o8 p( AMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
% K- ~: s! |  S8 x' q| MCASP_PIN_ACLKX
5 ], w. ?2 X& Z0 n| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
4 J  u2 G5 I& ]: @! f; ^: U| MCASP_TX_CLKFAIL
+ {' N4 e9 v* ]3 L8 N| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
- o1 o$ n  w+ ~| MCASP_RX_CLKFAIL
% N- r2 }4 _2 r5 }| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
! \& l5 A" H+ j7 w4 A$ k{
2 l" r* j; U7 M4 S8 z4 q$ O7 F/* Start the clocks */
" J9 f" `; w4 x% u3 z5 v# BMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
& B. S/ W5 M  M/ w; P8 Y0 [5 |McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
3 G# z+ W: S5 L& ~$ lEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
1 J0 [7 A0 \# N5 R  g- Y4 GEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
, ^' s$ x% P+ M6 \EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
# y2 N  C/ J: ]1 p: Q- R0 {3 f- z6 n+ rMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
1 v% @) N* v' T0 T* o& q' g( F5 Lwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
5 g% C$ y5 S; ~: w}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.