MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
* K2 V0 v3 H2 W8 b8 W0 d$ ~/ T/ }* _input axr0,
/ h" K' M, }$ p$ }" C# m2 p2 o
output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
! H7 R- K; {/ f& Q3 }output axr1,

assign mcasp_afsr = mcasp_afsx;
/ \, L& s5 w! `* r  A5 L$ kassign mcasp_aclkr = mcasp_aclkx;
/ K! p* A6 z0 D' O  y8 ]2 g; Oassign mcasp_ahclkr = mcasp_ahclkx;
0 N1 h0 S$ S; T, b/ Passign axr1 = axr0;

- C- s: s! f1 _, a
. q7 s- u3 t8 R2 l

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

& a* O# y3 p$ v  d$ a" J) b

static void McASPI2SConfigure(void)
2 t/ v8 u1 I* t& e, q{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
- w7 z! B4 B5 Y3 |+ E4 P5 ^McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
! I+ U- M$ j+ q* M+ MMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
" T% D) ^8 z% o+ cMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
; P: \# K8 ?4 L$ i! b/ ~! T5 @McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
# g  G$ M3 r3 j9 X, e# ]McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
& h' l& o5 X9 g. UMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
/ c6 P' M1 l+ v8 M1 kMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

9 b# m: r' d  i5 p/* Enable synchronization of RX and TX sections */
1 G, T/ o( |$ @McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
$ @6 T4 {/ t3 }McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
4 ]6 \- y- W$ P, KMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
) E7 `9 a3 E! Z( e/ i" S** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
7 K' I+ T6 k7 @0 t$ K+ w- {; _McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
/ g4 K  I8 p, a" c+ x2 Q* hMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
+ B" C% d% o4 p) G) Y0 o** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
* i9 W3 q4 o" M' z" p| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
' I) J. D" X  n& q% u& e% M% ~/ P| MCASP_TX_CLKFAIL
1 X* z0 `+ G1 H2 [: k| MCASP_TX_SYNCERROR
0 g/ w) f8 q9 ~1 I( V1 ^| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
& t5 E1 Y- L  T6 D| MCASP_RX_CLKFAIL
$ B" ?5 L! p& T$ R| MCASP_RX_SYNCERROR
1 j! j; G+ F( \2 {4 u| MCASP_RX_OVERRUN);
2 w; v0 ?' j3 w# B5 q}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
- E% O* [- h! ^McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
5 E" j; @* o3 s* pMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
! U- p  q. {- EEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
& G, L; N; D; C( `5 GEDMA3_TRIG_MODE_EVENT);
% Z' m- f$ d  O' [7 |2 bEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
; d% o2 t3 c! Q2 ?6 j0 A+ WEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
. D7 j4 D$ [" O6 }4 d}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

6 U) n& o# }1 D+ x; J" K  M2 c