MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
- o2 ^1 m" |7 q4 o" u: iinput mcasp_ahclkx,
5 C! L& B) J, jinput mcasp_aclkx,
input axr0,

$ M' G! n0 V9 d! h& u' k' youtput mcasp_afsr,
. }/ l3 M8 U' M, Y- N1 Poutput mcasp_ahclkr,
5 W# q0 ]% b2 |+ g; ioutput mcasp_aclkr,
output axr1,
. N8 L4 E8 s* R: t- o! P# @

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
7 l# o/ c" y8 Z! E4 n* e: |5 C4 V9 lassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

. H$ W6 [, t$ {! d# k

static void McASPI2SConfigure(void)
/ h' T, B9 c4 b6 j{
9 v5 _) t# q  k9 _# XMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
$ h( O# `8 `1 y2 E+ X$ I, TMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
# \+ Z( W' V( _! H& X+ o. ]6 N( hMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
4 j4 \' N2 d1 L* T, gMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
- k$ Z- S6 a# \+ a+ aMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
+ ?6 l" ~' w" T% ^5 P/ WMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
6 |# L( f% v- |3 EMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
; r) Q+ R$ b/ M: j8 a& ?McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
% W: u5 u# l+ f$ x1 M0 gMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
; r5 O& f* I& Q* T% ^, NMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
4 _1 D2 W! q8 R  N( YMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
+ z7 X- W4 h. F2 K# f
  r. M) n+ G9 g8 w' T. h' ]5 r/* Enable synchronization of RX and TX sections */
% E3 K* T8 \' X# H1 D) kMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
, _8 T1 L3 A& ~0 U* G- s** transmitter and one serializer as receiver.
/ @% }: G1 x& \# s% E* V( Q*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
0 |4 U! \. {+ A& T! J6 o, |McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
. N/ [/ S! y3 w6 l; l- I; a: ?** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
% ]$ K8 ]) q" U6 A** Output - Serializer Tx is connected to the input of the codec
/ W  {. i/ b- r/ M*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
# a7 J& ?: U% T# m9 `McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
) u  Q3 F) s7 m, t1 s& O| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
8 Y; K" J5 W0 A6 C; F' z| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
  O# T; l$ m8 ]| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
  ?) \, k* Y) t% W| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
) R1 M, X9 ?$ y. N0 N| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
$ V* J4 \% M. D. h{
/* Start the clocks */
& W  s# ?4 _0 P; D6 p+ k. ], bMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
: l3 z/ U+ \& |6 ~3 iEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
" u. [/ C" v4 ~+ h+ S- _! {9 gEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
* y8 `/ p( y. m: x3 LMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

* c$ z+ m$ _) m' h