MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
3 i+ S. ^! e/ @0 ?input mcasp_ahclkx,
input mcasp_aclkx,
input axr0,

output mcasp_afsr,
$ [$ v6 g8 n) y, X( Z- ]: B7 ?output mcasp_ahclkr,
, o4 n! L' H1 Zoutput mcasp_aclkr,
  l# i# v) V9 k! v. c8 e! {& Z6 Z9 routput axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
, r/ x' q4 R( Fassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

# D$ B/ s  d; j1 A  q3 }

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
! B" z- y3 W) s  nMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
4 l! f6 x# y( j6 J! j! T* o/ g- v# {McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
# J6 e( W/ H; @! aMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
9 X* N9 \: Z3 M7 j1 d4 x) \* qMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
1 ]+ L. ^* z8 u& KMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
# \% H$ ]" l+ J. jMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
& I  a+ j) S) _# }9 _McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0 a7 j! e% O* g, W7 Q* \$ c0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
8 ?5 ?* N" B) J  s/ S) m0x00, 0xFF);
! S, r$ F6 d) f6 Q. }& s
/* Enable synchronization of RX and TX sections */
5 J) P9 v* P* [McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
% f; W9 _6 o4 ]' T1 C! ~  dMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
# x. e# i* l4 k. ~McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
3 f6 e% T$ T' v, K: O! u, k. T** Configure the McASP pins
" n2 L! A- ^3 q2 ?& n** Input - Frame Sync, Clock and Serializer Rx
+ M2 G4 W4 T, O6 e! d; }9 |* [0 F** Output - Serializer Tx is connected to the input of the codec
: g. u  x( A+ [  b*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
4 e% R/ b% }* ^; z& R6 T) eMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
: v: ^; _, C- b7 }- ]2 R| MCASP_PIN_ACLKX
/ j8 P0 ^+ D8 c) K( J$ d7 p4 E; A| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
" T# s* ~: F, O5 y# O3 i4 o) V0 k# t7 `| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
. V. e$ x% E) @* J) \. c| MCASP_RX_OVERRUN);
  s% N4 J/ ^9 x}

static void I2SDataTxRxActivate(void)
/ T% U( R4 ?" [) F4 z{
1 t% j! L) ?: u' g/* Start the clocks */
- E( H+ t! H! C6 i; \McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
) c8 j* L# {8 M. [7 F+ c8 lMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
& g5 g6 i& F1 O2 A4 b- @9 KMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
# }* d, U$ c3 d: ~' Owhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
2 L  u. ?& l3 E; {9 H" C& `McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
. J4 q$ z: x" f! WMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
5 X2 x8 ]  p- a* y7 e+ K6 p}

" B$ M5 d  Q; t) t2 m0 k9 Y

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.