MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 10497|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
2 t. K8 _+ ]( a4 Y4 ainput mcasp_ahclkx,
9 u( r4 ^) b2 s" Pinput mcasp_aclkx,2 B: N* X" k' ]2 |8 m
input axr0,4 h: Q8 h7 C9 _2 P; J
' P+ F3 L5 d2 @) c$ O
output mcasp_afsr,) N. b$ O8 W" j0 }1 a1 |
output mcasp_ahclkr,
: j* w8 O5 l3 k* Poutput mcasp_aclkr,
1 m( R( D& p7 koutput axr1,  z3 ^. J/ ]1 r6 x5 w% a
assign mcasp_afsr = mcasp_afsx;
# T% `9 X1 Z4 p) e3 |0 ^assign mcasp_aclkr = mcasp_aclkx;" w$ x4 S& @- q3 y' s7 ^
assign mcasp_ahclkr = mcasp_ahclkx;) ^# r" ?. \2 D% {. a( V
assign axr1 = axr0;

$ N3 }( `) [: l
% r+ \, ]$ E. {4 ~! }% N
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
8 c1 }9 K+ S9 E% C9 v6 e
static void McASPI2SConfigure(void)7 Y9 G3 S  V5 f5 w8 ~6 N% {! l& o* t, ~
{" ?0 j; b& c9 J- W
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
" r9 n- r$ M& j/ F5 {" x% J& YMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */' @# R7 ?7 k. h( r  g
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);) u- \# f2 Y) f
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */$ L; E3 A4 n8 L+ Z: c
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
+ ~+ w% b& h: p, RMCASP_RX_MODE_DMA);
5 l; m; A8 o4 ?: k8 p" }McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,+ K, ~$ ^4 N  C1 G' B4 Y7 U+ k
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */) @, x* t5 E- ]0 h
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 6 C: A; p( a! v) [$ Q
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);: E. r% i) s4 ~; E% i) L
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
* o, ?8 v6 Q+ B- P' c7 t- L0 x3 YMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */& k. ]! L4 t0 ]5 f# [
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);" T3 N9 j: H( Y- l$ v
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
& Y9 N5 u# |& J+ f5 g# ^) j. k8 \# PMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
/ a2 {; l9 x, W( U2 t; Q* O0x00, 0xFF);
/* configure the clock for transmitter */; D, m: ]5 j0 ~9 s& @0 n. x
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);4 s, S3 u5 i1 g4 _# [
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); ' x* A$ n, o9 e1 C' M
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,9 _/ y! M) W0 r, W6 F
0x00, 0xFF);
0 m0 f2 s# j' ~
+ \: ^# U0 w8 G& d: d/* Enable synchronization of RX and TX sections */
# E" v9 ]1 V3 H2 bMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */: F: e9 `: s  \9 u0 [/ S
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
" w9 G( p; F/ W* k0 ^) mMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*( L( b! \) {$ U+ i4 a; I
** Set the serializers, Currently only one serializer is set as
, D+ l: R0 R/ p! k** transmitter and one serializer as receiver.
1 r' s( Y2 c& r7 O4 S- k9 _( {*/1 ?3 m+ V' d* j" ^# `
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
) ^' S, I- U( i* Y' {5 VMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*5 J' d* }# b5 R" y1 k+ @8 a3 h
** Configure the McASP pins
9 W0 u8 s& e& n+ R& |** Input - Frame Sync, Clock and Serializer Rx
0 Q  {4 R8 f" J" ?& f** Output - Serializer Tx is connected to the input of the codec
; Y$ [5 u7 q" N) q# z2 v% n# ^*/
$ P. f6 A) y! ^- QMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);. T4 E1 m6 W4 i9 B
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));4 v' }8 v" H0 k! d) z4 A
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX, I# O; {, E8 }2 L, ]6 x: b9 }
| MCASP_PIN_ACLKX3 Q: i% a2 C9 _, D8 A  q3 P
| MCASP_PIN_AHCLKX- H1 r* o: G6 I( d$ D" a
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
! W# m2 F$ W8 g7 E% d! EMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR 7 S1 s# v6 e6 t3 S
| MCASP_TX_CLKFAIL
, n0 U' O# w5 ^| MCASP_TX_SYNCERROR* i- c* K( S5 n
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
+ H' x2 [8 R! O/ P# w# K" x| MCASP_RX_CLKFAIL, O4 y) {2 V7 Q) Y+ L
| MCASP_RX_SYNCERROR
2 w" R# U1 {; m& O| MCASP_RX_OVERRUN);
7 E# a) V' O1 Q5 d/ J5 P}
static void I2SDataTxRxActivate(void)& F$ y6 \$ m5 m# y
{/ F) d' O9 h5 A5 y
/* Start the clocks */1 H5 G1 ^" _" d4 `
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
1 }, u& J1 [" V6 \  SMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */8 G- c# a6 ^- ]8 q# `% S+ F9 h& z
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,  [2 M2 S/ D- X7 w8 |$ a
EDMA3_TRIG_MODE_EVENT);
2 u3 j& j6 b; T3 z( \EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
- U6 f1 J8 [& `3 h% q" P( G* c/ o: h6 JEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
9 R# `  X0 s7 _- V" ~, yMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
, b/ L5 i% \) z9 o+ eMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */, |+ t" E- ~- p
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
2 F8 R! z3 m+ f, T  y5 \McASPRxEnable(SOC_MCASP_0_CTRL_REGS);  y5 F' e3 V+ k& h/ K
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
/ W! s: t& M, }}

9 M/ E9 F- L* m
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

. i: x7 }; O8 d, I8 |3 Z$ o
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-2-8 08:16 , Processed in 0.039182 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表