MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 9256|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1213

积分

金牌会员

Rank: 6Rank: 6

积分
1213
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
  j3 ]* l, _/ u0 Q1 B$ Cinput mcasp_ahclkx,0 k' k* y. ]8 g4 Z6 F
input mcasp_aclkx,
) j& t. `; B" hinput axr0,2 `, L$ X2 g: ~% W7 S: t& w

" w/ x) o1 m; {. [# o/ ioutput mcasp_afsr,; `" c- A9 L- c% P$ r
output mcasp_ahclkr,- |5 Q2 A1 f( L& I0 i) _4 c
output mcasp_aclkr,
6 j. r, I( G+ A7 j: b9 X0 g( doutput axr1,
/ t. Q8 Z$ k  S0 o9 k
assign mcasp_afsr = mcasp_afsx;
# z3 e) P1 L$ P7 _  Iassign mcasp_aclkr = mcasp_aclkx;
( y& V; @6 F) cassign mcasp_ahclkr = mcasp_ahclkx;
+ ]! _2 |% t3 g2 k6 U& L) |* eassign axr1 = axr0;

/ ~4 ?: \  v% j- Z
6 a0 ]7 l% v' g
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
4 D6 C6 H6 u! ?5 X
static void McASPI2SConfigure(void)1 n! J( s4 x: Z+ y7 P* @
{
% u) Z6 P! o4 V! [McASPRxReset(SOC_MCASP_0_CTRL_REGS);
. p/ a6 Z4 L* {! B+ YMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer *// x+ S) U1 |2 r. b- u! @
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
! K; q% U0 C; Y- NMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */) Y3 y2 K$ b4 u  }
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,2 i- T; x! o0 r
MCASP_RX_MODE_DMA);
/ l5 b1 E" v! `8 F( WMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
  h& Z# v6 W+ y- {+ YMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */& }0 ^7 W( V, M8 z
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,   {$ y' [/ \" h
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);5 _8 f+ X+ X7 j# k% Z! z
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, * ?( a5 H# I, X2 d
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
, ^1 C; D+ ^1 q2 ]1 U7 [1 GMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);9 e$ ~8 C1 I7 J- a0 g1 }) E
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
; j6 t0 g( M$ O) LMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,1 r( x7 h, F) ^# e
0x00, 0xFF);
/* configure the clock for transmitter */3 s0 c9 W% c3 R9 ^0 ~( F0 o! y/ }
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
# |, W3 _5 G$ S! I  e- z: N  |McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); " k+ H2 [  q& k$ q+ x: Q
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
6 S- h2 t* J4 T# Y/ b3 u0x00, 0xFF);
/ I; n" S! t* k7 v) ~6 C# F# T! p
/* Enable synchronization of RX and TX sections */ / @; ~9 t* n/ L. L5 E- L. c
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
3 u4 B$ N+ M/ ^# h% Z7 a) HMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
- G/ @3 j0 w  ], nMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
5 V0 c, p2 |. i& P" j** Set the serializers, Currently only one serializer is set as0 @  e9 M' Q1 `7 `0 A
** transmitter and one serializer as receiver.
+ ?2 Z3 \' C: V) L5 {) f8 a*/9 W0 o6 m" Y7 S) ^; f
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
6 H) n: P$ m7 p5 G( q# q% y- c. BMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
/ P, z4 |* R! J! D( ]) Z# R** Configure the McASP pins 4 c% d( m  k: l, X/ a! J
** Input - Frame Sync, Clock and Serializer Rx
+ B/ H4 k, p* {- i1 ~7 w8 a** Output - Serializer Tx is connected to the input of the codec * ]7 X3 O* k/ K  J% C
*/, p$ J1 q1 O! b; F
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);' a7 @( d" x& Y* z
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));6 q& u, E$ w* \6 I* B) m# H/ I
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX6 M% Y: V7 t, D) t' A; U% q1 j
| MCASP_PIN_ACLKX
! {' q# _' w/ ?+ W| MCASP_PIN_AHCLKX- n5 t  Z3 o7 [
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
( }7 ]' Z- m7 d) L' h! V/ f6 mMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
# z4 l7 O$ X" }, H2 O| MCASP_TX_CLKFAIL : F8 l  X8 h& }2 Z
| MCASP_TX_SYNCERROR
( S* G7 O% y& ~4 W: g5 m. ]| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR 2 ~; i6 \5 J9 j$ W4 A3 p
| MCASP_RX_CLKFAIL
5 c% N7 p  o0 Q3 a| MCASP_RX_SYNCERROR
% B4 F& j( }, W# Z, H| MCASP_RX_OVERRUN);
  y( c3 d* w% `5 w6 X2 h% O}
static void I2SDataTxRxActivate(void)
1 {2 k" M! U. O# N. x{: f) x. q1 u2 j4 N4 [' T& n
/* Start the clocks */
( _5 b9 K, b# j8 P' |McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
" v) N1 Q! h$ j6 }McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */1 e. [: G# q: S% M3 f3 X1 F
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,( {5 C2 R( k# C3 J+ X* _
EDMA3_TRIG_MODE_EVENT);% ]- d6 }6 P! o# d
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, + B9 ]  ~# }# ^4 P
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
1 ~+ u4 y% ^. c) r$ k! n5 G( PMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
1 P. v4 d5 M, A/ G! ?) _) ]McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
% o* c. Y0 s( n* V4 X6 Zwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
/ }7 d% c9 k; R, O; h5 SMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
0 M, R4 G; s( f& k. JMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
% \7 Q7 x' r3 _' o6 v/ }}
8 g, [/ e$ Q  W
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
7 j# t3 z9 S! k. f3 v3 k
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2025-12-31 03:41 , Processed in 0.037711 second(s), 24 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表