MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 10600|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
+ {) L$ z6 e# m! Oinput mcasp_ahclkx,6 M( L) M7 x; U4 ^) O4 q
input mcasp_aclkx,
+ A0 r- R/ [1 e& E; ^% @5 Pinput axr0,3 N# u& B& P5 \3 L+ A
$ S- v0 T, _0 O& I
output mcasp_afsr,0 t# H% z( h0 `8 r' X$ ?
output mcasp_ahclkr,7 S1 d+ A8 A( J  Z1 G
output mcasp_aclkr,0 f, K  m# ?4 x4 g' Z
output axr1,* X: b" J+ `' l" p
assign mcasp_afsr = mcasp_afsx;6 T  V3 W0 Z% e0 J8 x8 T3 ?
assign mcasp_aclkr = mcasp_aclkx;
8 _) v1 P! T+ m( o. Gassign mcasp_ahclkr = mcasp_ahclkx;
, ~% A3 D# E$ sassign axr1 = axr0;
# {& z4 j9 q1 x7 g1 J! {% t
4 R: y- E* S- s, L2 U
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

9 v$ u* o& c5 [! n4 n
static void McASPI2SConfigure(void)
0 j8 P% s& _; k* m( f{
4 G4 R' e: W9 H/ O' MMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
( X& R" Y! k3 b0 sMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */8 v6 _  j3 G1 j8 n2 Z
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/ h3 w/ b/ n5 p/ l0 h" D" A% tMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */) @9 X, S3 j4 ^% I
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,3 a) G/ ~- _5 G) x: N2 {
MCASP_RX_MODE_DMA);
; i8 E9 H' ^" j+ A# JMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,0 B# ~0 m( F& \: j& V
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */. H3 X4 ?, Z8 {$ y2 J) \
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 0 P4 o1 J2 C$ A- w$ _
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);6 ?9 b  {( I: V# S
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, % m# {6 f3 V: a' ~. y
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */8 p1 D6 b5 @' F3 r+ k& g) n: X
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
7 q/ P1 C: I% J3 a: tMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
' k, e0 K. s6 z+ Z7 b! ZMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
6 U" ~4 d9 z: X4 ?+ F0x00, 0xFF);
/* configure the clock for transmitter */2 t+ b# n' s, n
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);8 s( L9 @5 U; `: n! u, Y: s
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); + M! K# T+ A4 q1 N4 c' T
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
  g' _- \# j2 J- ~! J0x00, 0xFF);
* [3 ]* Q# x; u0 w% U5 X# s& U+ g# F9 q, g9 j
/* Enable synchronization of RX and TX sections */
. x' M* ?! j; VMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
& ]- ~/ R5 q( DMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
+ ~5 t0 g- R; @; rMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*3 o: S) n2 S0 n7 |! ]
** Set the serializers, Currently only one serializer is set as" {! Y" j# G$ Y8 M( O
** transmitter and one serializer as receiver.
$ }6 b! L( ]& L+ ]*/
' v( W; }9 j) V+ `: u' u' e' W1 qMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
$ ]3 D' P  r7 ^3 oMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*$ l2 B7 Y9 D. Z9 c# \6 b
** Configure the McASP pins : X/ Y( ^- h8 Z0 M/ D* t: s
** Input - Frame Sync, Clock and Serializer Rx
8 D6 F' `+ w8 [; R0 @- A/ g** Output - Serializer Tx is connected to the input of the codec 9 \' b: I( Z, t1 O  x6 [$ g! F/ a' `
*/
+ \4 {2 H3 G# e- d  gMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);: O7 }4 e8 \7 y+ \3 _$ G
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
  {, z+ k$ u* A" B  c" n8 c5 VMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
1 s( ^, s* L" K! R| MCASP_PIN_ACLKX. [  P$ ^6 @/ D, G
| MCASP_PIN_AHCLKX+ R0 w0 K. j2 ~% ^
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */- i; p- p- n5 s$ A, Y: |
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR # y% v9 k; F+ B0 u- d" |; C( G
| MCASP_TX_CLKFAIL ( w! O' L- I4 g
| MCASP_TX_SYNCERROR
6 K1 f2 S- d' `( C8 r| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR 9 h, P( ?. D9 Y* J7 w
| MCASP_RX_CLKFAIL- x' j% [) e' d" B" `
| MCASP_RX_SYNCERROR 0 M1 f/ T* w! u3 @
| MCASP_RX_OVERRUN);$ F/ E1 T& n5 H
}
static void I2SDataTxRxActivate(void)- p0 A9 t9 y1 x# U
{
- G% `# ^, G# |  K7 W/* Start the clocks */- |: `5 v8 g1 y) c/ h4 H
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);: z4 I% y, X$ b  [1 K2 m! C  z
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */) T" O; O) t  \4 \
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
1 t* v! l! U/ d6 b! F$ R8 PEDMA3_TRIG_MODE_EVENT);  L  f0 \+ E$ ^
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
3 O0 Y' _( {$ p! G$ F  YEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
6 N) v! p2 B1 L- LMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);& @" j  s! ^0 E* T* ]6 Z
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */7 M9 ?6 _; F% u: u
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
  O* U) o$ H2 R) Z. ^9 i; \McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
% H8 \, }: H8 U% T5 wMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);! m: f/ z5 J6 \/ F# G
}
9 c; C& ^! H& r9 S* ~6 v6 S
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

5 F. G! P$ I+ H( u
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-2-10 19:51 , Processed in 0.058798 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表