|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,
6 L' x' ?3 }) g P. jinput mcasp_ahclkx,) Z: V' O; z7 w. Z2 M
input mcasp_aclkx,6 d7 x7 \; h% c( Y+ A* r
input axr0,
. d0 c' z0 d! g$ ~( T
9 P& A3 O5 u8 u8 O uoutput mcasp_afsr,4 q1 p2 f/ S) j/ n
output mcasp_ahclkr,
* w* N0 ^+ Y$ J5 Soutput mcasp_aclkr,! x) U0 y% y+ o& ?' e* g$ k4 {
output axr1,$ {: B. G1 E5 _0 j0 J- v
assign mcasp_afsr = mcasp_afsx;1 d" G, b7 C; _5 g
assign mcasp_aclkr = mcasp_aclkx; c7 y4 k! h {8 {; D
assign mcasp_ahclkr = mcasp_ahclkx;
& I. w, }' N9 Bassign axr1 = axr0; 1 f7 |* |* E: X* g6 ]/ }
5 S/ _9 \" B6 a; K0 H) x在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。 9 M! Q+ n) k$ H$ u0 n, H8 \# Y
static void McASPI2SConfigure(void)7 q/ Q! m! W6 @& E- [$ k$ L- U
{3 J. R& T7 u& x4 `
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
. f) X& g( {5 ]' C. O( w8 u0 d( a+ DMcASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */$ b2 v% s, J" k+ ~
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);' C. d& F6 J" f) b' r1 n3 v5 D& n6 Z
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */
- G. A# g% z" @McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
' t$ r/ o; |2 _% @4 u3 L8 cMCASP_RX_MODE_DMA);
) O! x% e; Q) v _" I3 \McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,8 I; d+ C: D b% Z* v5 E, X
MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */5 c/ `+ r5 R/ y3 G u! m0 K; L
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
- S q- O2 ?3 r7 nMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
' h4 _2 S! I+ z& q1 BMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, ) P: W- }( G A: j Z2 R& g3 C
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */
" a$ n. d# R$ R. f* P* GMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);. K! @) }8 T$ J. R
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); % O6 D* t9 Y0 i4 d- u( P; m
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,! Z% A3 ]9 I4 o: u4 e
0x00, 0xFF); /* configure the clock for transmitter */" y# T2 @& Z0 f
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
- g# P& G+ n! \8 `5 GMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
! p3 Z4 V4 K/ Q9 w' u' hMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,4 G8 @" [9 q9 E$ v2 {0 J9 P7 C
0x00, 0xFF);
9 r9 S. e# M: z: Z% |8 R$ F+ m9 F& | j$ y: `
/* Enable synchronization of RX and TX sections */
/ i# Y: x4 w6 M; s! O4 D+ V* c/ SMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */0 C9 a2 ?/ k a- _. t3 d; I+ X
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); K$ _( A; @: h+ c
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*
2 T5 }% G, ~- d7 i1 b) `** Set the serializers, Currently only one serializer is set as
5 @4 _6 P, k+ L& C** transmitter and one serializer as receiver.' e5 E# f8 d" X/ e) x) N
*/; N; f0 K8 d# U6 w# @$ ^) s
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
' h9 i9 Q3 s& A* f% \2 DMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*8 F. U- V) H1 Z8 m
** Configure the McASP pins 0 ^4 b6 T8 q5 ~
** Input - Frame Sync, Clock and Serializer Rx
: E. c2 J/ D( E" a& o$ \** Output - Serializer Tx is connected to the input of the codec
5 O' C: R; K2 k*/ U- C) m2 }/ D* K# p# ~- o
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);' D( ]9 X* {% Z( a. M: K
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));6 `. V: W# V' `3 P0 C
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
: a3 E! l4 Q2 _! Y9 H) m| MCASP_PIN_ACLKX
1 d1 K; m0 S0 Y; c8 S& r! X0 j& s| MCASP_PIN_AHCLKX
1 o3 T9 U, G: K- T6 L& i2 G| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */& J! g- R$ `0 H, e Z
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
; G# h! b9 X* G$ B| MCASP_TX_CLKFAIL % R( S& t$ @0 l4 Z+ r) i
| MCASP_TX_SYNCERROR
! ?2 g! _" O4 p1 K; P| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR 7 K9 Z0 G) ^: V) ~3 x$ t6 J5 P
| MCASP_RX_CLKFAIL
: x; O% C3 J0 V/ i$ C/ d( ^& ~5 H4 z| MCASP_RX_SYNCERROR - u! {% j9 v$ Z* @" q- V( E" @1 Z
| MCASP_RX_OVERRUN);
" K7 U8 Z7 s9 N1 w9 H} static void I2SDataTxRxActivate(void)2 T8 h6 \3 }9 W( z" u; ~
{
, @% l7 B4 T: m/ @: a% Y l1 {7 j5 k X/* Start the clocks */
7 N: E4 I7 V$ w" j3 o1 d* sMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
! O, w* d1 ^1 e# l$ q$ s0 z6 YMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */+ G" a( ^2 C9 w; i
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,, R! @6 w7 m) n$ l7 {
EDMA3_TRIG_MODE_EVENT);
' U8 e2 T8 M: J$ U4 Q4 D& V7 iEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, $ Y h* x: e8 H& L! A! t' G W
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */3 t4 v+ S( \, O7 W8 Z
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);3 I0 y; F5 S) M; q" ~( t. }7 q' I
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */' f4 G! H7 P6 N) N3 o
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */
4 M' \) d# ~# N0 {3 U7 }2 @McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
- G' W% u. w% l; M* ]$ VMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
# Q- Z+ v8 `7 A% k( a) V}
2 Q! O. J0 z; e5 A+ ?" s. N# B+ K请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0. 1 m6 b, ?, _( a3 Q& o6 f: s; I
|