MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
4 G* B$ C2 w* v5 X' X! ^+ e; minput mcasp_ahclkx,
input mcasp_aclkx,
0 P) X9 ~9 ?7 Y7 ninput axr0,

, d; U! m- A8 ioutput mcasp_afsr,
output mcasp_ahclkr,
& Z- }9 |5 q9 p/ {output mcasp_aclkr,
; C% ?  c. U( Q% `' Toutput axr1,

assign mcasp_afsr = mcasp_afsx;
1 {& V6 ]3 b8 D! Rassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

% a# F' k* I# X* r; x
3 l) q5 C$ z# A5 f! |" d* P6 m

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
3 m  ]% L  z; g2 c- G) |: Y3 MMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
% p. ]2 N1 e' AMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
6 q+ N1 R, V- k) ^& {8 i% R8 i+ U2 hMCASP_RX_MODE_DMA);
+ P) D% {$ C5 t% o: A2 Y5 d+ {McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
4 O, \6 i9 N$ p0 WMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
" ?3 ^' r* S. uMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
; j9 T8 ?1 U9 H5 E- A' HMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
* Z& O. y, q6 U$ V/ oMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
3 u% d$ i: ^# W: @) Z- H) [- \McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
5 w. `0 _7 P7 s+ R$ W** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
7 L: m9 C. M( J, jMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
% L' ?, a$ o; A) ~5 b. m** Configure the McASP pins
. ]* Y: G% y$ t; |** Input - Frame Sync, Clock and Serializer Rx
) A1 A! W* D& N! D+ o2 k% I9 w** Output - Serializer Tx is connected to the input of the codec
*/
! m# g! d& Z8 uMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
! ?6 C5 h! U5 T, e. f2 k| MCASP_PIN_AHCLKX
/ }! S* _0 m! R8 x2 H/ k' K| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
/ d8 i" ?; p8 T+ s| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
/ r# Y" T5 e' V/ f7 S| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
2 j( s0 N$ R& R4 g8 u5 `| MCASP_RX_CLKFAIL
! }6 R3 a5 ~* e* O2 C/ U; `2 W  \| MCASP_RX_SYNCERROR
& p. v7 B1 E# E3 u| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
' f4 ]4 f, P+ n{
( ^2 p/ H+ u  \3 h/* Start the clocks */
+ R9 m5 w0 W: j0 F3 c- Q6 pMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
: ~  m0 h7 L: x9 c$ S8 _% q* jEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
- F1 M) @) x: r; PEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
" \+ ?5 s0 D0 u. m& Z# s5 f- eMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
$ o: d& u3 }. X1 _2 o" LMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
+ f3 }9 d, T8 p% ]: J' V$ uwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
* Y1 d0 v, R$ s6 TMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
$ f8 D  p% k" Z1 X( g2 vMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

* B. p$ m8 Q/ c: P& {

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.