MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
0 p! s) u$ }) h1 D) C" r& Xinput mcasp_ahclkx,
/ R4 q) K; |/ A: u. p: r- Tinput mcasp_aclkx,
input axr0,

( X3 P6 _2 ]  y1 _7 g( zoutput mcasp_afsr,
% R/ |* j5 }0 t" voutput mcasp_ahclkr,
output mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
% D) I1 u" P- A* I0 h4 g- M. A! zassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

4 o" h5 I/ e& u7 y4 N

static void McASPI2SConfigure(void)
{
  f6 j. o' h& h! P: v* EMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
' H5 L8 J' F: K( O% pMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
' \- k4 e" I3 s# iMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
  m) E8 T* r8 h3 mMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
7 ?* H, t$ q* D+ A! G  {McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
+ h7 R2 h6 [; c5 O7 LMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
! I3 Q% j% t$ \8 D/ M5 b* m# BMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
% J" x4 j' F: E7 U/ vMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
' c7 D7 d" t' f  h( ~6 ]MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
6 F1 t3 S9 h( j# B1 jMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
) ]8 P8 M" _  N. {" x0 @8 F2 VMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
. p) K3 a7 e, N: }# I8 U" a! }McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
3 C- e; ?; U* u0 a# H& bMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
8 h2 ]8 U, U4 OMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
  r6 T8 G) S$ h. ?6 P9 |& v3 aMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
3 [9 L6 E7 [0 ^1 tMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
) W% N% x( t7 d3 N6 PMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
% ?% o' e& {; b** Set the serializers, Currently only one serializer is set as
3 M2 k3 b0 U! m+ d' ~** transmitter and one serializer as receiver.
*/
8 A9 @4 b* N# w, w( ^4 Y7 Q7 HMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
) k5 E, g( v- C! T, f* k% ~McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
/ o. |& Z, ]" \+ _" v** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
; l! D  Q7 M6 Y# M1 ^( T** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
2 x& t) b; X) n& DMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
  h  t% |8 C. L) \& s| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
( h. d0 {: ?6 j/ n4 ^8 O! @| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
1 `( }, l" x( o; C/ n| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
' D7 ^( t- o4 E3 U8 L0 d{
3 ]  ^+ O5 p/ n( v+ ], x/* Start the clocks */
  ~9 B8 G* b: u; e* b' u; ZMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
6 J& V$ Q( g0 Q' J6 ]. t) ?0 v: sEDMA3_TRIG_MODE_EVENT);
6 E% y/ J  w! h. w0 ZEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
/ F8 `1 ~/ q# ZMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
5 o- q1 O3 R" t+ S0 owhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
) E) }  o* k+ J- I9 z) SMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
& [; w: u; @' r3 T: G  HMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

" c- e0 J% B/ K( O9 o