MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
( |' C8 H8 {2 u, F* C+ I! Yinput mcasp_aclkx,
; Z8 X& i$ M  Q7 k& q+ B7 ^3 Vinput axr0,
) c8 m8 R- x6 H0 T
+ t) W1 ?; d! Y3 h0 Q4 I# ^2 [output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
3 f* X) ?& r8 ]. R5 Q- ?4 h

assign mcasp_afsr = mcasp_afsx;
) J5 I, M- F/ K" g! gassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
# R% I: @( N1 k$ rassign axr1 = axr0;

! R& ~/ N& V) `9 }: F
1 z; D" P; n7 P

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

( u+ u8 M$ C7 q& o6 C9 W7 x: L! b

static void McASPI2SConfigure(void)
- w, [9 c5 f# [0 K+ \" d{
# K0 K3 [9 R' v9 Q, `$ rMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
$ j; A  P! h, e9 GMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
2 Z, }3 |4 `$ V$ C% }2 W$ wMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
% F# I  I. I: T5 `3 wMCASP_RX_MODE_DMA);
$ A( G! i$ h& g" B, H7 ]McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
+ s/ }( e- [$ \4 g. H3 O1 U' v5 uMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
2 |# h4 x3 ~9 s# \% m# \McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
) a" i/ q/ H/ B) b& TMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
1 V* M; {' W! P7 _; i! p3 BMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
1 B: {5 E4 ^+ M% \McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
1 Y2 T) ?. G" c4 l, @: S
4 N5 E; A6 ~% a8 W7 c" l/* Enable synchronization of RX and TX sections */
0 N8 {" ?. _8 u7 d' |McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
9 k2 o. U) @! y5 D6 \- s! ^McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
, F- ?; v, _7 lMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
: S( l0 k: E6 M7 G0 G" O** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
! ?  x( Q) H1 }" n' R- MMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
2 E* L9 a2 F! P0 A( ^3 h: M** Configure the McASP pins
5 m1 X3 v  U$ c% j** Input - Frame Sync, Clock and Serializer Rx
2 p! t" S  B' J, V; `- k& c- i# {** Output - Serializer Tx is connected to the input of the codec
*/
# G7 c! R( E" e! q' Q/ yMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
# i) l# K1 n5 {: a7 JMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
/ B, ~' t- O7 _' ~) Q| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
8 X$ ^! }0 u) b2 k) V1 u( R! B  l| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
. S4 K8 h( p0 Y& V! y8 a/* Start the clocks */
0 h7 t/ k" R' F) v# [( m7 MMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
, e( v' a$ l2 MEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
! I2 G  K4 z3 ^& N* j$ k- {EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
9 P3 Q4 J) k$ v8 d' q* e) x2 N}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.