MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
8 f" B# f' X4 l6 K0 q5 J3 @8 o: Kinput mcasp_ahclkx,
5 S' D1 J! w5 W( p/ a8 X+ oinput mcasp_aclkx,
input axr0,

, }) U2 P7 X, c2 D5 {* l- aoutput mcasp_afsr,
& B& A, N- F; e( aoutput mcasp_ahclkr,
output mcasp_aclkr,
6 M  ]) Y- X7 ]( r# houtput axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

9 D  `& {5 ?) j1 q
, ~- i- E" h& N. T  Y1 _

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
" `/ G7 O5 A% k2 G{
, H7 H1 x. j3 y* f3 NMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
- G5 v# A1 Y/ ^2 R/ v( \McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
0 _( A  z% H: m3 h7 |7 n! FMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
# f2 C, X8 v" M7 d4 ]# e0 M0 u7 ?McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
2 ]" E, a' F7 R3 i9 `MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
9 J4 y# j5 l# r- IMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
1 k9 h4 s9 E0 x. j$ \5 yMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
$ T( d* f# s9 `* a) ~$ vMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
1 A: R( {7 y9 Y1 mMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
5 o* n' r3 o$ V0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
3 V. t- @' k% A1 @McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
( B& w- X) Y3 T0 A' v: O6 N2 MMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
9 g: H( w, s9 A, n  I2 j6 C6 b0x00, 0xFF);
( H" {, X- m, _1 |5 Y+ ?
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
) J7 G) R1 X% `, c: tMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
8 _# b$ K3 n$ F" K( A3 E- r1 s& ]3 D2 g; QMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
4 m' c' a! n; ]  B1 m# J3 [  a** Set the serializers, Currently only one serializer is set as
3 `2 q0 J! L4 D; `& i1 O** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
% z! g3 w, M: ~) B+ F0 O" H* V** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
, h- [* r8 e. ^2 l, }** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
: H7 M3 P' w0 M- kMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
3 l# {9 \& q3 t0 C| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
5 P' O0 p! \  \! ~% i9 W+ Y0 z1 I. N| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
2 r2 ~. ~& e3 _; J# C* y# W| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
( [7 l2 A" L/ E}

static void I2SDataTxRxActivate(void)
/ {  d# s1 C. ]9 C{
: g9 U; w0 R$ p( }: m( b5 {/* Start the clocks */
# _! v( n3 r1 q3 p- d5 JMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
- M/ C2 _/ Q2 p7 x5 W! I( Q: u9 G. `6 nEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
* B, `; n) \$ }McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
( K8 |* d/ l( z6 b# K0 c: I: z- ^" CMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
/ a6 ^6 |) z* ^! U$ M' K; n, Zwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
: i4 \9 m, c0 K" w5 LMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
2 j' g1 x1 c. m$ w' R7 q4 `0 }6 N}

& L; q, s. [9 V- B  k

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

: V8 C0 q  r9 ~/ @