MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
5 \2 D0 e5 l$ B# _  M% c5 B* ^" ?8 vinput mcasp_ahclkx,
% w( X8 U* {' d; f! l. I/ l" ^0 tinput mcasp_aclkx,
input axr0,
6 _5 O& c* f5 R1 v
0 Z# k$ P2 w2 d6 O& p( _output mcasp_afsr,
; r, d, `& g0 \7 G. C$ Aoutput mcasp_ahclkr,
# {$ t4 c: U  t3 \& U% [/ _- ^output mcasp_aclkr,
; G. S2 ?" }' }7 E" p7 {; Coutput axr1,
) S8 t( p( i3 s$ ^7 P0 [' g

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
" A/ L' K* f) V% I7 W) Bassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

) a+ C4 u- o  H: L  p5 X, F2 S$ h

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
  E' k' |* c- _' b1 E; X{
! ~" N; E/ r% LMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
% B2 |( A6 }- d+ \$ ]McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
: @! L+ t, ?" l# f& S# [McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
$ j' n* d8 L5 Y7 X9 N7 u, H* JMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
2 t# P3 S( j; R9 @/ w+ r& |McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
* }( }/ s( f0 f* M+ Y, ZMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
; F! x+ G( N& @5 x" k+ w6 SMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
+ Y* X, V+ f1 U& \* Z1 tMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
( D7 S; |' k& _$ n/ a) vMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
* r5 |4 [. E: @8 n; d0x00, 0xFF);
/ S, t* \2 u+ q  H; q
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
1 m# {" `6 n% s*/
- H( ]) v$ l5 u& VMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
' V# W, s! h4 e9 v** Output - Serializer Tx is connected to the input of the codec
8 n$ {6 k; T: K; m5 ~7 U; E0 T' G*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
* K" I0 |9 R$ V- @McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
. n& ~& Q+ Q9 h% y' w9 M6 S' `| MCASP_PIN_AHCLKX
7 y& W# z! ?: u% \) a1 P| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
1 I6 B) z1 c+ ~1 L( U! z- L$ d| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
0 C2 v5 v, D* k1 l5 \2 @4 S| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
; W) Q7 u  v) s) R' K| MCASP_RX_CLKFAIL
8 y1 k- t4 ]* a( R. s5 v| MCASP_RX_SYNCERROR
/ j  h3 S2 X2 C| MCASP_RX_OVERRUN);
9 M. y/ G. q! F! U  `: F* v}

static void I2SDataTxRxActivate(void)
{
$ ~! g0 c$ W3 T! Y% Y+ L# o/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
+ M% P6 f& f3 T, d& HMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
* B6 @6 y5 R  A$ V# W/ i4 CEDMA3_TRIG_MODE_EVENT);
4 r0 F* J; e' sEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
& S) d+ N* t' l. s/ {9 H) J, BEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
. v# K* V" z8 S& W! O8 J/ JMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
9 D- i; v* C- F# Qwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
# Z/ p) e' h. k+ I, }+ v+ e) wMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

& f  P# F* w- h" h

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.