MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 12241|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1216

积分

金牌会员

Rank: 6Rank: 6

积分
1216
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,' v; Z, P$ ?# @( r- m' o
input mcasp_ahclkx,
+ W6 W) {+ t( u+ ainput mcasp_aclkx,
# P* W$ Y; j6 {4 Einput axr0,& N; c& n  i7 j
( f0 J7 N; ?( R$ }7 n
output mcasp_afsr,9 n; Z7 ?- X& S' v" w+ E+ K
output mcasp_ahclkr,
; W9 j3 e  ?$ Moutput mcasp_aclkr,
6 I3 d7 e; x$ o9 w9 ?output axr1,# p( b: I+ d$ X1 [- ?. P( C& z
assign mcasp_afsr = mcasp_afsx;+ [7 x- e, s5 B% @5 g
assign mcasp_aclkr = mcasp_aclkx;
' N* y; S1 a+ h2 D2 fassign mcasp_ahclkr = mcasp_ahclkx;
+ w6 y1 }' W5 d0 @; Uassign axr1 = axr0;
+ Y4 u; X9 A) P+ n) m" F: c$ k

) ]. ?* f0 N5 g
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
+ u# @  O$ {/ X
static void McASPI2SConfigure(void)0 T- }% |! ^, {$ @
{
3 b) E% ?( Q4 G9 k" ~McASPRxReset(SOC_MCASP_0_CTRL_REGS);/ y/ s  {6 \) B! g" b
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
1 R, F5 \/ g# W1 ~McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
8 \- o) Q7 x- _0 O5 h' G' D) {McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */& E2 Y. E9 x: [2 S( f. r
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,) @$ K6 S: q- b: ^
MCASP_RX_MODE_DMA);- \( D* W+ L* ^, w  a9 R
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,% x3 q; o/ C/ i6 y; G
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
& H8 c+ ?7 O/ n. P* V1 aMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, " O0 j* s$ [# Q* ~" D
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);& Y3 c) J5 W* U+ z) W
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
/ B& }: j+ u2 X/ ^6 R% qMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
; B7 t& L) O6 M# R) _McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);: O* ^6 b7 q+ R1 n+ i
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
/ X( X% {, f$ R2 PMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
) e( i' ~. }. K8 @2 F' r0x00, 0xFF);
/* configure the clock for transmitter */6 O# @/ a- r3 [
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);4 u: J; |/ ~- d2 [7 F
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
% ]1 _/ ~5 |6 w! d9 @3 CMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
4 i! J% y5 h2 K( m7 o8 i0x00, 0xFF);0 v7 |. t3 j1 ?$ y& Q6 R; g& O

5 i4 J9 F1 C6 x- e( h& O& Q6 ?" g$ _/* Enable synchronization of RX and TX sections */
; H+ m8 ]( G* YMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
' T4 [' T, |! I) DMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
) x9 y3 N8 w  r* Y6 mMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*. {$ h8 N0 G: k' o' Q" i
** Set the serializers, Currently only one serializer is set as4 I5 b* i: x  r, a* u
** transmitter and one serializer as receiver.1 `/ `  D% Y# p, r' W
*/
# Q$ w* k9 N* GMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
$ ?5 t3 A- U3 lMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
6 Z9 y6 `: y; @0 O7 w** Configure the McASP pins 5 j- x3 J; p, i
** Input - Frame Sync, Clock and Serializer Rx, V+ D" M8 W+ Z/ l
** Output - Serializer Tx is connected to the input of the codec
, I4 U5 S9 U$ l4 j*/6 y1 `% t) |. s% B$ |
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
3 r$ D* b0 P7 \1 K0 ZMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
- s* S8 |$ l. E6 L8 J* EMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX- P- s7 \/ Y( Y! p# V4 G
| MCASP_PIN_ACLKX- x/ H1 f( U. R+ ]  S' X: p
| MCASP_PIN_AHCLKX8 [0 J/ \) l( X  R5 f5 `
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
- u; ?4 Z5 ?4 d# ?" F- ZMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR 6 m% Y- f( P+ A+ Y
| MCASP_TX_CLKFAIL
( v1 f( j; \& i. N4 A| MCASP_TX_SYNCERROR: N' B; |8 w3 s6 }/ g$ Y; c, k* W
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
: T: F  ?" B. `1 v/ e7 I; Z| MCASP_RX_CLKFAIL5 l# {  k. ^. p, ^6 u
| MCASP_RX_SYNCERROR / X: v. [' r8 k
| MCASP_RX_OVERRUN);/ w. H  _- j  z. x
}
static void I2SDataTxRxActivate(void)
0 g0 d/ O7 k  F  U{+ [2 b' b4 W# U5 l! S  F) b4 ]# q! Q7 h
/* Start the clocks *// X1 F$ Y0 p/ v& a
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);1 H, h" i8 k4 E
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */% Z4 T0 A& _  K) x
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,! |/ R% @+ g/ `+ n" I
EDMA3_TRIG_MODE_EVENT);
1 ~! t5 v* ?  i# BEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
. |6 _; K1 |0 @: F, m. j( GEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */. y: N3 p2 k4 V$ \0 Z, \( h  x' C
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);$ `. |0 V! v% r
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
7 E% k" q' w  G, p8 ewhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */: L4 A' S( {: n1 i2 }
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
# R* X% \; q2 A3 x* }McASPTxEnable(SOC_MCASP_0_CTRL_REGS);' t2 V0 A( e5 U7 [/ P& d+ X
}

  E# V6 m0 ~. ?1 V- e
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
' y- e+ s' a7 T, X
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-4-2 16:54 , Processed in 0.039108 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表