MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 12105|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1215

积分

金牌会员

Rank: 6Rank: 6

积分
1215
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
) Z3 ?! C# i4 y* s# Q$ Ainput mcasp_ahclkx,
* k: m* N9 }* ^* N, Ginput mcasp_aclkx,7 w0 T" M, T- l. H* U) |
input axr0,3 d8 j) L+ Z' s; l- K3 j
; O4 {, F% t; `! W1 r
output mcasp_afsr,' a$ \- l8 z* g5 g
output mcasp_ahclkr,
% _7 j2 V8 r+ {, voutput mcasp_aclkr,  q) a/ w3 e( I
output axr1,  j( L6 h- v( e
assign mcasp_afsr = mcasp_afsx;$ {, z" n5 o9 c) y; y6 N; G
assign mcasp_aclkr = mcasp_aclkx;
' q' z) l" P. s& g3 s. D3 N. D5 Massign mcasp_ahclkr = mcasp_ahclkx;
% L; T" |5 x% s" p" |" b: y; Passign axr1 = axr0;
, U# i$ {9 z) l  S9 g2 H9 e5 e
2 d; Z0 {4 ^2 R# y
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

+ l$ e" L) ?: ~* u  f  }: f
static void McASPI2SConfigure(void)1 v' q# F2 g9 S% ^. n9 x
{% D' q7 [1 c, q( ~' c) s
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
4 t6 f2 r* }  D% \$ a4 E* cMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
4 W. v# X) l7 C+ C! h: _3 S) M! FMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
9 B' d5 D; @$ Q; KMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
- }! P6 }- g& Y8 QMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,: ]# ]3 S# U( R1 D7 E
MCASP_RX_MODE_DMA);( P9 C& d  ]' O& W
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,# p. S- c3 v6 m3 ?
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */; ]7 V6 t5 h6 P% D1 s
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
# c2 N+ w, @! w6 c' r0 eMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
; _6 p6 S- b+ w2 VMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, 9 E# m, u4 y! {5 P3 N1 [% M* v+ ^9 x
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
& {/ J  Y) x0 d) w' H+ O5 y$ OMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);% r8 u" ^* i& H7 n7 W% l- ^
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); % J( v1 ^. o1 u# h3 W1 d
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,: [! C9 E) O4 F7 X
0x00, 0xFF);
/* configure the clock for transmitter */; T: S+ F# v2 h6 m' f6 @
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
6 O& }# \/ z: ~/ YMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); , O1 D# t* F% E; v3 H- x& B
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,. t0 {: Y# G+ }6 R
0x00, 0xFF);% @* h1 ]5 {( ?* Y7 L
$ }  Q7 _" |- D+ Z
/* Enable synchronization of RX and TX sections */
; ^* ~6 I" r1 CMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */! T9 i, Z( \! r. J- u# Z$ R
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);8 h9 z: I  z7 {3 v( D. Q
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*8 R0 B: ]3 m* f. F9 a6 n
** Set the serializers, Currently only one serializer is set as
; T# C& s0 W, n0 Y4 E" N2 @** transmitter and one serializer as receiver.+ U9 ?* p. e7 F7 r) c/ }
*/: n4 q% s$ P) g% `- @0 W
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
1 J5 M/ h! ?# P' gMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
8 s* q  u) v* s! T8 y3 \' A9 d- q** Configure the McASP pins
- K0 S, A  b$ T. Q** Input - Frame Sync, Clock and Serializer Rx7 V2 d  Y# O* t7 R# {/ P
** Output - Serializer Tx is connected to the input of the codec * p* }, w  j! Z2 U# e! {& t
*/
5 N9 q; ]9 }& bMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
. {& M; J2 L% I$ zMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
$ j& S) s) D, ~2 BMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
. Y- E' I2 `% N$ m' P& |6 p# S| MCASP_PIN_ACLKX
4 b: E/ [# F- J2 w& S( e/ y0 X| MCASP_PIN_AHCLKX
# K6 o6 U+ z7 Y: }) y' f& D| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
6 _, z0 g  _$ Q- u: M& ZMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
3 d/ G  R# ]; X+ S& N/ c: w| MCASP_TX_CLKFAIL 8 v7 T& C- J# Z. ~
| MCASP_TX_SYNCERROR" h7 I9 w& V2 i- Z
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
! t- |3 z& `  z/ x5 W| MCASP_RX_CLKFAIL
2 g5 p3 o" `! b% h1 d| MCASP_RX_SYNCERROR
7 o/ k. Y3 I5 Q8 g" E| MCASP_RX_OVERRUN);
+ e' ?6 u; c4 o9 L  G$ k}
static void I2SDataTxRxActivate(void)+ g1 N* P- F( I3 a' J2 h. ^
{1 w  i! T5 V; R( j
/* Start the clocks */. I: S1 P$ T' G; c( F# `
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);! J0 U0 j; L( b: Z8 ~1 r: \
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
; Y3 K8 a; \6 P/ I/ @EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
  W! ?+ q$ B  E% u7 B. o7 DEDMA3_TRIG_MODE_EVENT);
0 d/ o9 q+ [& o8 TEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
! G7 X6 P' j, W  ^$ tEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */2 n& r) ?3 v, Z" g) ]1 j
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);' y0 }. I( D4 Z. ^5 L, t
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
7 q5 i0 n  R& Swhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
: t' O, v3 Z' _( SMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);" }' M/ k0 w. a7 k% T) Z5 r
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
* v: v" q+ X1 t( H8 _; r}
0 B3 W1 [& J$ l: G
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

8 _# h2 Y' ]8 @. l" A
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-3-28 15:02 , Processed in 0.037803 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表