|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,6 k, O% Q; Q% q9 R* g% N4 r* N
input mcasp_ahclkx, V; ~: \; h v3 J0 z: Q' t
input mcasp_aclkx,
- ^' l$ R+ \* r6 r1 s; x6 o7 g$ G- F% Winput axr0,, c# m0 u7 y/ m& j, g
* b. L& r, T. J; Q$ P4 r, E d
output mcasp_afsr,) O. Q7 b! {$ P% D5 B
output mcasp_ahclkr,2 p( d- ?+ L( N0 k7 g+ G @. l1 Y
output mcasp_aclkr,
A- M. A+ c+ P4 Loutput axr1,
8 G w& I$ a8 d+ J9 l* [ assign mcasp_afsr = mcasp_afsx;8 W4 d; _. U; T* g( K
assign mcasp_aclkr = mcasp_aclkx;
5 _4 b7 `- @1 l3 Kassign mcasp_ahclkr = mcasp_ahclkx;' u2 o. d) R" z1 h! D# h4 q- b
assign axr1 = axr0; 2 O2 C- j& R+ l" X- O+ \
7 P N/ w' p: s& j/ u/ W5 g
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。
2 s! G1 _% p( |/ D7 k! j( |static void McASPI2SConfigure(void)
$ R2 W1 t4 J5 [. L{: M( ?2 V, X0 i5 q& w/ L8 e0 }" v
McASPRxReset(SOC_MCASP_0_CTRL_REGS);- i7 b' N7 q4 }! E. Y' x% g
McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */9 P) b \2 N9 ?* k
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
1 m [1 ~/ u8 WMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units *// s! u! r' f( E! z9 j
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,& v- J- `/ H$ K, [- D5 w
MCASP_RX_MODE_DMA);
: D( n" P; R( X6 ~2 j0 o+ QMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
; D1 d2 b- H2 LMCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
9 [* h6 J/ ]: k# c7 AMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 2 a3 ]/ A1 Q" M" h
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
/ S7 X# d d8 @. D. WMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
3 \2 \9 \. B, ^7 O; x W/ a" X- ^9 @' HMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */
4 I% h) z1 R$ Q# k# A* _McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
: v( ]6 c9 v/ wMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
' d8 X. g1 [+ R/ Q) Q1 c# JMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
) s$ E- y3 J; Q2 ]# F$ @1 Y0x00, 0xFF); /* configure the clock for transmitter */3 P3 J x5 P; U# A- w
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);9 }, Q) V& J9 V; F
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
) y: L3 ^9 e( P4 g* G9 P; |McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,# n- Q, I. z- B" M
0x00, 0xFF);* H" Q% b! h5 U1 N3 f
* T- f0 ^! }* i6 y5 q Q5 N
/* Enable synchronization of RX and TX sections */
' ^7 L. ^& ?# r, JMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots *// d0 s5 g) k2 B
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);1 `! ~2 \2 z7 t9 A
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*
: `, O4 L6 S* h** Set the serializers, Currently only one serializer is set as- X7 h5 v) I7 p. g1 V
** transmitter and one serializer as receiver.
- j' u' H4 {0 x; _' r& a* ?*/
% `8 w7 {7 y9 w3 ^" SMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);: r7 k" l; N. H3 n- ^8 Y
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*
6 W: U6 C' n1 Z** Configure the McASP pins
7 s* T$ t& o G6 Z/ Y** Input - Frame Sync, Clock and Serializer Rx
9 P& _ h+ B+ Y4 X7 @% [- M2 {** Output - Serializer Tx is connected to the input of the codec
. Q! e0 q$ |/ z2 k9 d1 d. J*/7 g8 N7 W5 B7 v. N7 t7 e
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
+ e2 d3 ~% l( V+ e N8 p$ N* CMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));8 n& a4 M$ p; ?: T3 J' ]7 e7 e
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX2 a5 Q/ o o# m. O8 R$ L! d
| MCASP_PIN_ACLKX
7 F% P0 U$ ]8 o8 s5 U% q| MCASP_PIN_AHCLKX
$ `, F1 @: F" [& w% I) i# R( `; G| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */' _$ u+ O7 ]- T9 {/ O c6 s$ w
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR 0 P& K9 P. B7 f4 |1 _% C# }
| MCASP_TX_CLKFAIL ( Y% [; X& V$ V
| MCASP_TX_SYNCERROR; p+ q: B K, ]: k, P
| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
0 t0 x9 I( t; L) ^/ a| MCASP_RX_CLKFAIL
" _/ \1 C7 F/ A. D' `- r& c3 w: b| MCASP_RX_SYNCERROR 7 l6 l% q* c; X" d# ?4 N
| MCASP_RX_OVERRUN);4 a: u/ S; \/ |9 P. v0 q
} static void I2SDataTxRxActivate(void)* `4 N7 w) W% C& ^6 o& I
{ _9 L; o4 p7 `) ], p" S v* z# z
/* Start the clocks */
' p2 N9 T1 B" |# ?+ yMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
J7 h, y* b: @/ uMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */& S; D% g# ]4 s: {+ D$ z8 Q
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
2 G: M2 A( A' J0 i, TEDMA3_TRIG_MODE_EVENT);
3 m7 u. O# g/ KEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 9 X% y$ _" f ~4 `
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */8 j' n/ F+ M9 r
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
$ q/ l$ z" c+ _" e. rMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */
+ p& W0 U, g; t) O% a$ C6 swhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */
2 p7 K. b! d) v2 ZMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);0 R) _5 Z% O7 T: z9 d3 M
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
' N$ t0 z( v2 q L} 1 h. g3 d& ]7 H3 K! Y
请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
& a( Z- b6 s- u4 i5 E' C7 j5 g3 D |