MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 11235|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
0 q, B; U4 `& E# N1 B/ }input mcasp_ahclkx,
" U5 V$ f/ \$ E, jinput mcasp_aclkx,
) m: `: @9 ?0 i$ Ninput axr0,
( f' x) ]  Z. w4 B5 e' b; {$ i! ]; Y" _
output mcasp_afsr,1 Y/ S8 E5 ]' g
output mcasp_ahclkr,7 Q3 j* R& @4 r; j( b
output mcasp_aclkr,' X4 P$ \- [. R* n8 e: S! g7 @
output axr1,
: H/ U8 D! }7 P
assign mcasp_afsr = mcasp_afsx;: S: B8 Q: x2 |/ {
assign mcasp_aclkr = mcasp_aclkx;) k2 `* E+ Z7 b8 e
assign mcasp_ahclkr = mcasp_ahclkx;3 z5 Z$ c6 Z; ~! J  A; k& @
assign axr1 = axr0;

8 E6 Z( V( B! I/ r/ H& n
: Z; ]+ ~; j& w  B
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

6 p! g! f3 _' C, X$ Q+ p
static void McASPI2SConfigure(void)
# \# c' K3 ^& \3 a$ n. x{
/ ]. T5 g, e/ |McASPRxReset(SOC_MCASP_0_CTRL_REGS);
0 w1 o& Q% n5 z# T9 O7 @McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */0 d: G) F! B4 T( m2 \! \
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
4 U: I1 j7 }1 @McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
- b7 o- z0 M/ q3 D# k" k$ kMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,0 d, I2 ~9 T  j* s* s" Z
MCASP_RX_MODE_DMA);  K8 P' g4 b; f4 R0 N& m/ m; M
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
* T* F( o7 T  e7 ]( HMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
8 H, E; t" `$ H1 e0 K& Q- @McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
% V" @6 M% M5 ]+ L3 MMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
) N; Z, G1 e. x1 r. R3 d8 ~: ?0 [McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
# Z  d- U3 o, o# [6 p+ OMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */$ r7 M8 `  Z. l2 ]5 @8 i
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);  d0 j& E) _/ I  K6 e$ z  A
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
4 E2 g+ r8 B' j2 x( z# jMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0 m" A9 L+ z) ]# Q+ j5 k5 M0x00, 0xFF);
/* configure the clock for transmitter */
; R9 Q0 Q; ~+ _- s& B; J, ZMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
4 ~. M$ P! ~( \+ }3 r2 E* r( wMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 0 J  O. x- k2 p7 p- M5 p
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,  l5 d0 r: n! N6 m2 ^
0x00, 0xFF);
/ o0 X3 c# }2 f4 R' h
! f" H4 f1 U& ]  J6 O/* Enable synchronization of RX and TX sections */ " d& k* C7 E+ [+ d/ u
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */, c! N: G$ n6 S2 I6 O
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);" ]: U/ F' K4 s1 S
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/** l; X- P$ \. e& j; A4 [% R. |. K( N7 r
** Set the serializers, Currently only one serializer is set as/ J7 D2 {: E  z2 ]( [2 j
** transmitter and one serializer as receiver.
# F4 ?: y) k  B; U. _; Q*/
7 E1 q: w: j* YMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
! F( H) `, c1 O' X( A" oMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*0 s3 Q# _2 R2 Q9 b* O  q3 G0 D
** Configure the McASP pins
. |7 M( f. A& |8 G! k2 S( b% G  E** Input - Frame Sync, Clock and Serializer Rx
- K' f  m% A2 b8 H** Output - Serializer Tx is connected to the input of the codec 0 N# w0 X* e6 {- K1 X
*/" V7 |4 C9 Q) Q6 m
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
) G+ Q7 w6 u/ U$ \2 bMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));' L0 m+ ?  N: J/ \+ Q
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
' D" p* v) L9 d  R6 G| MCASP_PIN_ACLKX  h; _- m/ c: B5 V
| MCASP_PIN_AHCLKX
3 u. c6 @1 e# z* k0 m: t| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
1 y, \. {1 M- _0 z8 pMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR 7 w$ x5 z& h( w- E( t
| MCASP_TX_CLKFAIL
3 n$ i' N% n* U1 P% G% A# p3 K| MCASP_TX_SYNCERROR
( ^2 c5 |4 f2 O; @| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
. b! K. `  ^9 @3 S% z* ]| MCASP_RX_CLKFAIL
* c2 a, N4 r- q' v7 Q$ M/ O| MCASP_RX_SYNCERROR 3 M! @+ I1 c! s; z
| MCASP_RX_OVERRUN);+ W9 `1 k$ C! w7 m! B% K; u6 F$ w2 y
}
static void I2SDataTxRxActivate(void)1 f) x" y& d/ h# Y
{
) G: [9 ^) Y% ^4 Y2 z) z/ _/* Start the clocks */2 I* s9 j4 m+ b4 }
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);8 I6 _" n, u) m- r
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */. B0 n; o9 j2 y3 G" Z0 _
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
4 o/ y- }- B7 b) z3 VEDMA3_TRIG_MODE_EVENT);* _. L  r7 B3 P
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
8 G4 ^! |1 Y- j# fEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
& W6 k- c, v) i* h4 i! eMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);7 v, f. @- q( R* T" |$ \' @
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
/ [* q$ e& I  |9 l  wwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
2 H! q. q! C8 u/ a8 Q) i7 `- O( mMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);, R0 s$ M  A2 g; |- X
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);- ]* H8 ~& `) E; ^6 j" I$ I
}

+ A# A: ]& c6 C6 L1 V
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
9 g3 V+ Y$ t" p- T+ s
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-2-27 22:56 , Processed in 0.039511 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表