|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,
: g2 G0 C. Z; Q6 x; D, g; Rinput mcasp_ahclkx,
2 T0 N7 C( x, j2 [8 Sinput mcasp_aclkx,5 a: @1 @; x1 x7 _4 |% b
input axr0,
* d: U2 H+ t2 k( r( S& u' N1 ~$ F' D2 P- u! ~( b- ?
output mcasp_afsr,
4 \0 S! \' x+ g. N- Eoutput mcasp_ahclkr,! d, ^- M" M+ I5 f
output mcasp_aclkr,/ S4 N# ~/ s' O- B
output axr1,
, U3 N( P! E6 s0 x3 j' X/ Z assign mcasp_afsr = mcasp_afsx;
, T! S0 N8 | N5 S7 g/ L& passign mcasp_aclkr = mcasp_aclkx;
0 i- B6 O, N( G0 `/ @, o* Bassign mcasp_ahclkr = mcasp_ahclkx;
" Z8 V* _" C4 [( I: C7 ~assign axr1 = axr0;
0 ?7 t! i- ?/ X5 f( c' M$ y4 f; [$ j6 M$ @ G; j
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。
1 N% l: Q* d/ s& Sstatic void McASPI2SConfigure(void)
$ m$ ]+ a" I1 E& \* F$ b Q' l{% [% g$ H/ o" p7 Z
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
8 X+ x$ R' u. }McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */
4 ~: F% @: p S, hMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
; h7 R& A3 k4 D% L* xMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */
1 V3 H5 P `! P! \5 IMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,$ D, S/ a$ k, N: Q4 N$ C% S/ z
MCASP_RX_MODE_DMA);
: n/ ?* s! t' Y5 m% n1 Y9 PMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,/ e/ F* T; R* h+ C
MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
$ P9 [& T) R# J0 f2 c2 W5 RMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, , j4 I) A/ w% _9 W
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
% H7 V( L4 p: i$ \, N7 p `( l1 RMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, + A4 e8 g% y) X9 F) y/ Q3 G6 h
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */$ q+ e; c+ Z& I0 i/ A% R
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
( v* p5 I* B6 }7 h" N4 LMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); ' r+ G9 [: o# o" u, K: \! O
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
' j* |( Y% k; {0x00, 0xFF); /* configure the clock for transmitter */
* A$ i, T# ^3 Q B6 l0 dMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);4 z9 I+ u' ^9 H2 }
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
4 I" j) M& D4 T( o/ {: aMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
- e) B5 y- r- N A0 i, l0x00, 0xFF);
7 L, a$ H0 u( Z X7 T- I$ t0 }: n: |3 n& c$ Z1 g9 j$ U. }# c
/* Enable synchronization of RX and TX sections */ ! X. m. M5 t+ h" `
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */
) Y+ b) h. b1 z" nMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);5 J7 E/ `' o' |: l* A# i& i; e
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*4 ^6 | z# [% i4 P5 g: i. O/ X/ A
** Set the serializers, Currently only one serializer is set as6 b2 v0 r/ ^2 s, ?9 S+ u
** transmitter and one serializer as receiver.. `5 w6 Q0 r- I: d' z
*/
0 o1 A( y6 z6 e# i IMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);: p! F* u* Z! M6 ~- ]
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*
0 X+ @0 [- P# S+ P2 D8 u** Configure the McASP pins ) a3 O% T/ D N; g, k/ v! v
** Input - Frame Sync, Clock and Serializer Rx
- C1 i( t: ]5 k' P" t1 f- W** Output - Serializer Tx is connected to the input of the codec
3 O+ B- g) }( V% C( u- \& y6 S" d*/
% u* }) o$ ]+ \$ S: b; xMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);3 A$ m' y" Z1 m' H# I: ^
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));) j9 K% Q0 a$ O6 J& A
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX) t8 y: {+ {% o5 [
| MCASP_PIN_ACLKX+ k( G) y9 v6 J3 Y8 M$ }
| MCASP_PIN_AHCLKX
+ c5 ]& w- n, j, Q4 n3 }| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */
3 y6 a( n8 {1 }4 b! D3 Y9 tMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
5 F) h$ h$ G6 w# d+ c| MCASP_TX_CLKFAIL
/ @0 t) }* g& p| MCASP_TX_SYNCERROR
1 Z5 h* ]4 ?8 W| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR : Q# L- N4 x% }6 E _" o3 w
| MCASP_RX_CLKFAIL0 A" ]: E" _5 B; t
| MCASP_RX_SYNCERROR 5 U, x: D' ?. q/ }9 X
| MCASP_RX_OVERRUN);! T+ `3 D. P ]% q2 Z
} static void I2SDataTxRxActivate(void)
) t6 m* L" z n" z) V }{1 {, q. E M% M- [3 x3 ~8 b T: ?
/* Start the clocks */) ^9 {( s. P. \# }
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);( q8 F8 c; Z( N( @
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */; D. ?) [! e1 G( y3 l) F1 c N
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
5 g( c# n' l! X( q UEDMA3_TRIG_MODE_EVENT);
* m. R& M$ J7 |/ w, q2 c' e. OEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, ! ^3 O% {4 u" D! r
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers *// H- T% ~, i7 o. f: g9 o/ z) A
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
( } L+ `* a% c4 q, {. EMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */) s: B5 a8 m0 h! m+ v3 V
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */
. ^6 G( p6 A: ~0 c0 zMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);& I4 b5 L% n3 k% ~$ k
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);' F3 x" M+ M( D
} : l; [% B. d) J, H) f
请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
# r' d$ m# K; `' x1 c: w9 p0 { |