MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
; i  P( z' z+ q9 x, Z' ?input mcasp_aclkx,
input axr0,
" j. R0 U4 h" U+ m% t0 X8 K) e
output mcasp_afsr,
* x6 A6 s- h: uoutput mcasp_ahclkr,
' P7 J1 S. m" M  f5 K6 Qoutput mcasp_aclkr,
! T4 ^0 }* F% uoutput axr1,

assign mcasp_afsr = mcasp_afsx;
$ `) Z5 I) q  C, t. m0 _5 zassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

% C# y- b8 B5 ]; m- [& F: t8 Q

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

  L4 g$ w, O& {0 Y

static void McASPI2SConfigure(void)
9 d& \% L0 u4 l) Q{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
1 D/ I' G1 k. R5 n# y* ?* [* UMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
8 W+ j( x4 g3 b# ^' Q% @( \: EMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
# c* ]  {8 K+ q0 k: RMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
. j2 Q. \4 N. \9 [' k3 ZMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
; G$ s1 M+ ^, Z- [8 vMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
8 t9 N& C3 l1 H6 o( QMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
5 L% I8 l6 i% A# C/ p9 MMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
% d) P' f% F/ y0 u0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
5 V2 ]/ r6 ^5 ]: ?9 g+ Z5 j9 bMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
8 [0 {) `. O6 o0x00, 0xFF);
* k) k/ c0 e4 g3 }  V
/* Enable synchronization of RX and TX sections */
- ~+ A" J4 h- c( {7 OMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
$ g+ M) g/ V' o6 B, a1 N*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
) o8 T7 P1 @: j& t' ^2 m9 pMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
2 \- P7 {5 a/ W. c5 J** Configure the McASP pins
2 B- x, j% n2 H. [" ], R$ p** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
/ W6 {/ o. }5 t% A& S6 U# ]: sMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
/ r0 {& R( }7 E1 nMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
% }" {: l/ w( J; i& c# UMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
/ K# i% `, H5 }, Y# Y1 O& NMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
- `" {& R# K4 I, J4 g7 L+ o* X| MCASP_TX_SYNCERROR
$ C0 y2 @  W/ t- G( Y# q" \| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
  n$ s% e- q& }2 @/ j( E}

static void I2SDataTxRxActivate(void)
4 P, T1 r! C: T4 n$ c* f1 Z; a! m{
6 i# D# Y  k* n5 C$ P/* Start the clocks */
6 @4 }/ h$ T: C: f6 p% |McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
" Y2 U: s8 Z" UMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
, E; _0 k; i; K( s9 b: nEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
6 Y7 {: u$ K, K+ U9 V: y# ?0 [EDMA3_TRIG_MODE_EVENT);
' O' O9 [9 Y9 R* x$ I+ A  d. CEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
) Y6 l( S2 O6 _& j& Z* A# Nwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
9 Y; A% @/ X5 S9 R7 w1 RMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
! D1 s9 D3 t' x7 R5 e}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.