MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 11419|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,. r6 Q) a7 k! |7 o
input mcasp_ahclkx,+ [. p6 y* \) i$ W
input mcasp_aclkx,
5 L/ s5 j2 M0 h0 rinput axr0,8 ?4 u& R3 ]3 k3 I) X
3 Z9 I  L; e$ @( v; b4 y0 ]0 ]
output mcasp_afsr,
: C& M. B" z, E6 v7 B4 `" Noutput mcasp_ahclkr,5 a1 U1 ~! C3 d( i% E# g' }  ]0 }
output mcasp_aclkr,1 E: B" @0 g! `/ s" z
output axr1,
# M+ Y. P' d6 J5 n$ ^; n
assign mcasp_afsr = mcasp_afsx;
. S9 t" S! U. F# oassign mcasp_aclkr = mcasp_aclkx;
5 J) M8 @" Q0 j# s& E$ Z5 l9 Zassign mcasp_ahclkr = mcasp_ahclkx;
+ U8 Y7 c# l/ \! {6 K5 B$ |assign axr1 = axr0;
4 b( P  k: g0 _& M! r8 V
4 S1 J. ^* y4 D# o  ^9 z; w
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
8 A% o7 L9 |& K5 N0 _
static void McASPI2SConfigure(void)
5 _- S- i  G8 T{
8 E$ W: ?$ I* KMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
) O. _5 t# f1 Z% tMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */# f4 v5 {' z2 s7 K5 P; C
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
! G- m' x. P  V6 w8 b+ ]McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
6 }2 ?9 o, z+ ^McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
4 q/ @. @( M$ k7 `MCASP_RX_MODE_DMA);  B' D" {4 ]& y6 n* d: @* z
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
  x" o% _, n2 _- {MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
0 T1 V/ @. Q. i1 zMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
6 q5 D  H6 q+ O! H7 zMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);& _# y: j  K5 m+ A" u9 s1 `
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, : n/ _+ r7 I% E
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */3 ?* B8 L# X2 n5 e
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
, i' l8 X7 V0 x2 s& d" U! VMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); , u. U  T9 i. G$ I8 H0 j
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,0 c% B, K4 W0 H) S( S9 s
0x00, 0xFF);
/* configure the clock for transmitter */
! _6 x5 u2 ~& U4 MMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);; k" Y  S( b2 G- }
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 4 O7 l5 N" ?3 _4 R/ f0 B  M. d
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,( A# p' Q8 T$ `; d# \! o4 e8 w+ i
0x00, 0xFF);% Z8 n8 Y# G/ n8 I- T
) ?6 g& z; c% `; J. `: m
/* Enable synchronization of RX and TX sections */ 5 X3 j( A6 \! S* r6 r/ b* B
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */+ I1 ^9 p$ b8 a
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);7 Y: Z8 B8 C* I0 r% Z8 x) b
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*& V$ I  s# s4 h& S6 ?3 P
** Set the serializers, Currently only one serializer is set as6 V6 Q& Q& [$ d' A
** transmitter and one serializer as receiver.+ {# I+ u+ H4 {, s. K9 C
*/
( G  h+ n8 ~7 t" M# `5 @McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);( S: C* E1 G9 Y  d* e- {2 W. t
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
" D% ^& p2 X: i" }: ?% t** Configure the McASP pins
3 X# _' m& K, H4 Q! r& H- k5 {** Input - Frame Sync, Clock and Serializer Rx, N1 i5 t# T# }
** Output - Serializer Tx is connected to the input of the codec " C0 i' E' |, {3 b! r. W5 t4 K6 H
*/
2 a! @; ]  v( wMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);! R) h) ~& Z7 Z
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));7 B, S, D  S0 j
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
/ L) `* h5 l$ [0 g| MCASP_PIN_ACLKX
! @/ e$ _2 R3 |. U9 z| MCASP_PIN_AHCLKX) K2 O/ V% P/ C
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
& D  A; x7 L% M$ ~& W* P- }0 X% ~McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR ' V" j# v/ q& `8 Z; x: N/ d
| MCASP_TX_CLKFAIL + K8 R/ M) A4 o5 }
| MCASP_TX_SYNCERROR
3 j* o% J2 S; x4 D( G$ L| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR & p, f; T2 f  E' o5 c+ N; O0 v! e
| MCASP_RX_CLKFAIL
5 Y9 {/ J9 U- J; J| MCASP_RX_SYNCERROR " z5 s3 l+ X& q
| MCASP_RX_OVERRUN);
" o( N: [2 g/ r% p  A" Z}
static void I2SDataTxRxActivate(void)4 O$ E6 T) b; |1 j; d8 [
{- K. i) Z7 a4 |: P
/* Start the clocks */
, J/ r  ~& F9 Y' U' Y- W, s/ IMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);1 \  |. [, |. t
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
5 P. V" }4 Y$ J" g4 J$ oEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX," w, R5 S7 X0 G
EDMA3_TRIG_MODE_EVENT);
" ?" i% x# t* r% v( p9 O: @EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 8 g4 {2 L& c9 c
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */' V: V, ^1 J( y( [0 k6 k) n' E
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);( d) b% s6 G4 d0 H6 H: C7 a
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
5 A; }: u7 O# u7 h- hwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */2 L& {4 M$ L9 X
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
( Z' M/ u2 s+ W) tMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
. A. k/ Z5 u$ K}

4 W# x" G, G5 b1 y1 t1 X: r
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
& H; {0 W6 W$ f0 B0 A+ i! r
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-3-4 20:53 , Processed in 0.040550 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表