MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
5 C1 m& z* i2 M$ t$ |input axr0,
& Z7 u. d% ~1 E: H. P
4 R$ _! u+ S, Q+ L) \. F  @* b- y% }output mcasp_afsr,
0 X: ^, Q7 W/ X, ~; a; C! voutput mcasp_ahclkr,
5 |; X* H7 w! u3 G/ T* Woutput mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
+ H1 N0 D" }; U8 sassign mcasp_aclkr = mcasp_aclkx;
6 F1 t5 H" e; o. c& P* qassign mcasp_ahclkr = mcasp_ahclkx;
0 `8 `3 B" `; L* u& s& Y  tassign axr1 = axr0;

0 L: y9 L: t) C

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
3 K. p& v) Y& I5 z* j( AMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
0 t& V& ^2 }3 ^! YMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
% A/ D* B; b7 e3 bMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
! e% g- X5 |6 D8 g3 e: T: F. UMCASP_RX_MODE_DMA);
# r1 V2 _, P3 I5 f8 _. \, p) D! LMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
) H; Z# w  Q' kMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
) J3 P) ^: k) `1 d9 V  V! L9 l- \$ T  BMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
1 V; Z8 O% f% V9 Y6 A* Q  k5 \MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
8 e- u  A" b5 kMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
- y' t% W# R- tMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
& [$ k( a  _6 h+ iMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
$ s$ r0 z( d7 E* C, n0x00, 0xFF);

1 M0 l( O% B# y' W7 }% Z9 C8 T2 v& t/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
# T$ S- z! X: u" W  XMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
6 w/ b5 K( i7 g- z: _; o  V( W** transmitter and one serializer as receiver.
4 D( R0 |+ j5 {7 J& d1 b0 O9 c# Y$ E*/
4 r, f  o8 R7 [* e" p8 eMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
. c$ K& c9 Z5 s# b9 o** Output - Serializer Tx is connected to the input of the codec
( o+ _2 P$ e7 S) E*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
% c4 J2 S8 N" z" [+ bMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
! V; n% D0 r4 h, u! a| MCASP_PIN_ACLKX
* A3 m5 E$ x; q9 F| MCASP_PIN_AHCLKX
9 y! |& n& R. h' Q/ d| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
; R( I7 Y! B  Y1 a. [) L# _McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
* e8 V) X" L3 \| MCASP_TX_SYNCERROR
# o( f+ S. i2 Y$ l2 R| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
) n; O. f6 I. m5 X2 ^) x; || MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
: L9 G1 d' c+ [/ W" d/ C( V}

static void I2SDataTxRxActivate(void)
/ ?2 S# D+ S$ |) ]7 ~  M# ~) Y{
/* Start the clocks */
* y( z6 W6 }/ X0 W$ T6 Z2 EMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
: F8 r+ l" d7 z0 b7 n* v5 AEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

  t5 z  i7 w! _) f0 v; j

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

9 l8 X) U: W9 k) g& @% Y7 n