MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
2 s; ~* A1 u* a: ?+ c  n8 I) o- linput mcasp_ahclkx,
input mcasp_aclkx,
input axr0,

! t5 `' q! t5 h( [7 goutput mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
. ~2 s- w2 H( b) @+ u5 x' v

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

& g  \  V$ C0 }2 Q$ t; [7 ^6 J

static void McASPI2SConfigure(void)
{
" @% ^* Z4 U! O- eMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
1 H" d% x, ^& m  N, N- ~McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
7 ?, E+ k, m0 k) J9 r. |- E! YMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
' G2 I- I4 y. DMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
1 Y8 J+ H$ w, |; Y" MMCASP_RX_MODE_DMA);
$ R8 J5 j. ?4 x& I% YMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
6 p+ t6 w% @7 K" }McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
; A8 z) O& f' _# [& R; f7 P! }MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
* v3 U3 @3 R& c% Y' y! c8 ?McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
4 E! o5 f  J0 `: ^9 B2 z/ A& kMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
8 y: l$ [! T  H( d2 E6 ^McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/ {+ c' H# o  aMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
2 m' P$ h$ W( ?  t* E2 D# }** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
" y# ^) f' D& ]; m** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
1 Q1 |0 e! V8 w+ y2 J, q8 a*/
$ O" v0 G0 C2 f! Q' @: eMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
& C7 Y5 A6 ~# @6 e# m$ {McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
5 ]0 L3 U+ k- Z  J+ [% ]& F, NMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
7 a0 E) |' M5 Q' O& u9 J2 A. U! Y| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
+ K- f. ?0 _1 `; [8 [2 Z+ I| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
& l6 Y( h. }  R8 v1 iMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
% k4 I6 a& T! f1 }# V% Y; ]/ u| MCASP_RX_CLKFAIL
% L7 V" ]( [/ X7 x. K0 H| MCASP_RX_SYNCERROR
+ I! L# p4 k  I& ~/ m$ H- B| MCASP_RX_OVERRUN);
6 F- U4 w  R$ J7 p8 u}

static void I2SDataTxRxActivate(void)
{
) [. r% I5 `) ]5 f9 y% X/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
' K- o  x  H# A: {1 S+ j0 y# S6 UEDMA3_TRIG_MODE_EVENT);
3 T% V. v/ l* N- v* u( b9 `EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
  h* ~) h7 E# I' _% CEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
& i6 I4 X) m. m: W" R7 D1 QMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
/ O1 J8 z2 E9 e% }% l! oMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

& K0 k; w) {- m9 ?' _1 Y