MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 8965|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1212

积分

金牌会员

Rank: 6Rank: 6

积分
1212
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,3 o  G$ e0 k' V  k& @( b
input mcasp_ahclkx,: W8 ?! ~6 [8 v( @
input mcasp_aclkx,+ _! w+ P& }% ?1 ^/ X0 v8 n
input axr0,
( i4 }: F0 s4 c! G1 y- Z1 |4 p% R6 K6 i$ O/ c2 n9 s
output mcasp_afsr,
5 b7 i, A; Q. i1 x4 ~output mcasp_ahclkr,
6 d+ f; K) [4 Z3 R% a2 S+ Youtput mcasp_aclkr,& @7 J# I) z5 ~/ ?) o5 o! m
output axr1,
' `6 I$ ^6 l; S0 u+ |6 a1 d
assign mcasp_afsr = mcasp_afsx;
* r/ p( y6 v* d9 o) \' vassign mcasp_aclkr = mcasp_aclkx;
; t  C6 ~1 v$ ]* ^assign mcasp_ahclkr = mcasp_ahclkx;
, Y% o6 P: Z* jassign axr1 = axr0;

2 P* M. [" \! \" q0 @' a$ r( r9 Y7 M$ i0 l) A- _# i
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
/ Q: a+ [: [- t: u
static void McASPI2SConfigure(void)
- g2 F' V7 S( Y8 v8 Y) D2 c8 N+ Y{8 z% M$ U& r  g
McASPRxReset(SOC_MCASP_0_CTRL_REGS);& A( ?3 F1 T+ M) o% S3 C
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */0 @4 l$ Q8 x+ }3 L+ l6 J
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
+ Z" N0 A$ y% `. A' o; s& b- m4 `McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
$ k8 Z0 ^' T! s2 s+ R* n4 h* MMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,$ o) J$ W7 G6 u, _
MCASP_RX_MODE_DMA);' y: s" A# Q9 K' i! p& @
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,) ^9 Z9 I& ^; K! U8 B) H, j
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */2 F, f9 T8 U% Z
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, $ e+ Z  B. Y) u! V3 B( ]3 U( E
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);2 r+ `0 ~" [( g. [/ _# L
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
7 K2 x1 p) s* A2 a  f7 }MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
" p" N$ S/ g6 t. B# X" [1 HMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);- b. B; N2 @9 i( }' B) g( @
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
$ C" A- z6 r1 h7 u  E& B' M& cMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,) W% h! R6 N5 o9 F
0x00, 0xFF);
/* configure the clock for transmitter */4 Q1 c, n& g" s# C/ s+ L
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
1 q) B# W8 S+ g9 Y9 uMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); $ q3 S6 Q9 ^! `7 ~4 p$ C0 b
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,2 I+ ~) O* o& w9 [5 d; Z
0x00, 0xFF);4 }3 Z+ ~6 ~9 ]) j
4 _) {$ A0 y8 l* L- m7 z
/* Enable synchronization of RX and TX sections */ ) F0 Q1 i4 n# R( x0 v# S5 l
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
. k( B# T, _* Z: w+ f' g$ Z8 ~McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);6 a" Y& d! S  i1 ^( F/ S
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*5 y) t* y- S8 {2 x& e3 I5 q, [
** Set the serializers, Currently only one serializer is set as/ |) _" t% S! Y, r% z3 e$ S
** transmitter and one serializer as receiver.
# O3 M  O0 O" t, W/ T*/
- Y" E! Q5 {3 e1 MMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);; N" \3 o* k7 A; Y
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
' N+ J. n4 G* Q# r8 C; c** Configure the McASP pins
0 G' _  h7 J0 v( _** Input - Frame Sync, Clock and Serializer Rx: w& e# a1 }4 e  e3 @
** Output - Serializer Tx is connected to the input of the codec / M1 L5 Y  h5 W2 A- D0 I
*/& u# z  i/ q. N0 ~
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
* e1 x/ A- u% a- P" x5 c, J; ^McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
0 U/ P3 W7 H) SMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX( c  s+ q$ ~" |$ {" b- x
| MCASP_PIN_ACLKX/ {" r, I2 C+ D
| MCASP_PIN_AHCLKX
- x3 h  p3 |# b, y% U/ U; i3 D! o+ U| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */: Q" o2 @# @/ u
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR & A- n7 K/ L2 u4 u9 |3 Y
| MCASP_TX_CLKFAIL
' {2 T) ~: U- t, v. M4 K" E7 L| MCASP_TX_SYNCERROR
' R( _, U& C3 j8 m| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
1 j9 H& x& _3 B! `6 a| MCASP_RX_CLKFAIL, ]+ V2 ]* K5 v1 Z8 L# |/ t
| MCASP_RX_SYNCERROR
6 F0 |$ A; l: }, {4 n| MCASP_RX_OVERRUN);( {+ @8 u( L8 |$ K* n1 j3 u
}
static void I2SDataTxRxActivate(void)  M0 |3 z! F: S- `1 h' ?
{; S( ]/ R- v/ {9 ?5 `
/* Start the clocks */
2 }1 f# e8 `% ]) tMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
  [) o: `! R  i( S  oMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */$ x8 r. K0 n; {( Y
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,( M3 |, B& x$ {
EDMA3_TRIG_MODE_EVENT);
1 f2 z' o6 ~; e8 wEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
; n0 q8 s6 |5 i) qEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */; m* I2 W1 m: h7 T  I* a$ ~
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);- m6 D7 ^% [7 E& Y! p3 e8 D
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */% `  ~  q* _( ?: L  E
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
, x% S$ F' M9 ^McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
$ n# d$ {8 q: R- U- P( x1 fMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
, _2 p- M# \! B" S) [, q}
+ {" T/ F% ^1 r6 |/ j: A5 p
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
8 Y) p) \. W& p" F  q; w4 @
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2025-12-11 23:18 , Processed in 0.046550 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表