MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
: P. b, c" ]: {! Tinput mcasp_ahclkx,
" ]* g6 c5 x9 ~! `2 minput mcasp_aclkx,
$ q3 O' N5 z- O$ Q. q( [input axr0,
7 X# N) K9 I: H1 y5 O
' P% L  b1 ^6 |6 y& H, V8 v2 Z' k/ Xoutput mcasp_afsr,
output mcasp_ahclkr,
, y5 [3 g8 c; U& \output mcasp_aclkr,
output axr1,
) [+ O8 L- w9 \( T5 K: g

assign mcasp_afsr = mcasp_afsx;
/ G3 A, K% t7 k  }- Xassign mcasp_aclkr = mcasp_aclkx;
4 K( r: M+ S+ s" _5 ]. r& O' w5 gassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

2 d9 ^: N$ S0 E) e8 n  E
' `$ Y2 y+ |' W! o5 t

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

' R7 U' z  p8 I! y

static void McASPI2SConfigure(void)
1 c) `& O; A# P8 |) }2 M, G{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
9 K: h2 Z7 x2 e! [8 t  V+ HMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
. T/ }0 f2 d$ f1 P" aMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
3 }4 r( T- {7 A% ]; NMCASP_RX_MODE_DMA);
. M& U# Z) L. g- B& g' K; }McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
4 [% X5 C6 y  X+ T( K2 {MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
3 A7 C- f% H9 \' h/ OMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
: E5 U' [$ z: J% v6 Q8 jMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
) U1 I  W2 Q7 p4 X& ?3 V; q; IMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
# y  S; U1 G6 j# }# \  M3 e$ PMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
4 L/ ?, s, z0 ~8 b9 O2 y7 N6 NMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
; _0 k- W0 r+ ^; n- r; H6 ~3 {0x00, 0xFF);
4 G: G2 ^( T- r4 V# x0 Z
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
+ j+ c) d6 W' a7 gMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
( J/ ^* ]. o. W% i0 J6 T( a6 OMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
9 R) F- n( e# q- a* |/ S** transmitter and one serializer as receiver.
! f, g9 z; Q+ z9 v/ F*/
2 E& u; g& k8 L0 E* j4 CMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
7 h: b: z8 W, L2 }) [McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
8 @) G+ u* c+ e5 C4 Y** Input - Frame Sync, Clock and Serializer Rx
. |% M9 }! y* B+ |: O** Output - Serializer Tx is connected to the input of the codec
+ l, K( W+ w/ x. ~5 C, Y: ?*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
; h) M$ d& h! J; E# p7 s" y* `McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
7 u  m; w. G- r: W; g5 h6 q. N| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
1 ~0 ^! O6 q, O2 L( X9 F6 z( b6 mMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
; L& Y8 z% d5 R' o3 B! P' e| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
" P+ X+ B: `/ c* X  \7 B| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
5 w# n. ~$ @& p# H: C! F/* Start the clocks */
; u' R# M+ A4 S) P; cMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
: X) |" o, L' J% S( V8 zMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
7 H# ~" }0 V* A0 [McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
7 k' u9 W' I0 I. LMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

2 S! k: ]2 _) R0 D; n

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.