MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
6 O8 B5 }: _. q% `- Z; v0 @. }% C, tinput axr0,

3 ~% b1 p7 [3 \, B# ?output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
' y7 @* p. I$ M1 J& q$ Xoutput axr1,
9 N; P* d9 d' b. o9 Q! u

assign mcasp_afsr = mcasp_afsx;
  R+ a8 h: U  K2 F: _) iassign mcasp_aclkr = mcasp_aclkx;
: T+ g& [. r& x5 R- Qassign mcasp_ahclkr = mcasp_ahclkx;
+ ~- n* {* Z3 _$ Q/ i9 I% g/ x( uassign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
, N$ H/ N" `8 h, l& o2 |) Q{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
2 G6 G3 V* H! G6 HMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
; l; ?' Z1 M5 N8 iMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
- k5 }& o9 h  t% A  {7 f4 O4 TMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
8 J" X  C+ M0 r) v& z  SMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
' T: z' X$ c- R+ ZMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
# k+ G( M' f$ o1 |6 j7 A& PMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
' E8 b% `* K3 E0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
& v. M9 f$ W, n0 b$ x# E0 yMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
' y' [$ `  W3 i7 s- W3 {0 AMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
6 E- g# ?0 e- @* j0x00, 0xFF);

5 |, k# ?8 m- I3 f" u4 U/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
- m& D* W9 T3 r( @" o9 ~; v+ o- dMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
9 v! G$ q& a0 i/ E6 c, l# w** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
9 \; V5 X$ S- ?% u# }# R% S9 \McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
' t0 @2 H# J2 i; W" h** Output - Serializer Tx is connected to the input of the codec
- e2 V8 V2 D& f*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
7 d4 H. c  b! XMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
- H, b) `* V3 v8 }, Z$ GMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
) f- H1 G' J- G6 S| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
% N9 D0 Z7 l: y2 b& y8 N/ z| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
! N4 c1 a7 Y7 I9 c; HMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
1 a3 E+ L$ J- b7 Q| MCASP_TX_CLKFAIL
% Q$ b+ v. _  M) N| MCASP_TX_SYNCERROR
6 Z2 L5 r4 |; C9 V| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
% L9 m$ [, E# Y2 C4 H, p| MCASP_RX_SYNCERROR
4 x8 B. E0 k, V, |. o| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
9 n) k  V, g. C3 B  d0 n* r# Z" WMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
3 ~4 w- j% w% e$ ], c6 p! h7 gEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
# X, H  v( W6 g* x7 F) ~EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
5 m" h2 V- w( w5 NMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
- w3 }$ f3 f6 A0 g- N) oMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
: _5 ?0 N7 F0 g; l+ U. gwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
' H* i5 Q6 o' q1 t+ ~McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
4 H. P- e- a& y* `+ e1 ]McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

3 h( S( l' K0 B* }$ U8 G) J/ C: w

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.