MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
2 D( T4 \" e' a( F4 }+ i# linput mcasp_aclkx,
7 m8 h/ N! e; A9 R0 @2 Tinput axr0,

, x- X8 T2 n% T+ eoutput mcasp_afsr,
) j% R8 ]% W# p' I. L, @: ?output mcasp_ahclkr,
  U1 J8 R, t% ]output mcasp_aclkr,
+ X* e: e. ^* _8 qoutput axr1,

assign mcasp_afsr = mcasp_afsx;
+ V/ v& s5 |2 m% ]) }7 o; p1 Gassign mcasp_aclkr = mcasp_aclkx;
+ ?' ~0 u# @5 cassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

% Z. i5 F9 W0 H+ o5 ^- z9 X, f9 B
8 e  d( [# z+ [% j

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

6 x" h3 Z7 m& ?0 Z, G

static void McASPI2SConfigure(void)
$ ^" x  r/ ^8 Q0 v, ]' a- `% ~{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
& D% s# b1 l+ J! b; t4 B) L" [8 P2 zMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
5 G& i2 L# Q3 P% OMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
% }. L8 ~3 ^: W# _, M9 cMCASP_RX_MODE_DMA);
5 W  }: g( A$ PMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
9 u1 k* T* Q8 M! M! j/ U2 ^McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
5 \* k  p9 s" y4 Z0 V" L8 p% ?. @- }MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
- O7 E, Y, |+ |% w5 |1 K# YMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
3 _/ h3 O3 j5 VMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
2 c2 v( y7 t: Z$ x: _; QMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
& |# M5 u  M: |8 n6 a# E. W; |McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
) \7 W( y9 ?/ b& |* M2 I$ m0x00, 0xFF);

' O3 U& N* Q( c! J. X/* Enable synchronization of RX and TX sections */
9 {. R7 B: o# F; |% s# x6 m: ?  hMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
: y; ~9 k4 ?9 k4 n6 ?! E2 q- X** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
: P2 {8 R9 z( s  e8 [*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
. Y" y. b0 y$ R8 ^/ RMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
" J! a& W0 B% |& r( L0 G8 A7 F4 l! u** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
2 t; H! ~5 q" |) c% g, s- e+ ]$ K9 T. B** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
1 S8 r$ K0 Q  `& M$ y  i| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
1 ]$ p+ C$ o$ e( a% A| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
  C5 a/ Z3 E# Z8 n% Y: n# ]" l| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
# F3 |% i  D/ {  J" k) W| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
- l% `- d' j( g& }EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
0 {+ b& n' S2 }EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
5 i' I/ G  G8 q/ e+ ~McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
/ X1 T% r, }! M# T) R}

2 S8 C, _: {9 y+ W+ y

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.