MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
& K+ b& W* F# z4 s5 Qinput mcasp_aclkx,
9 {) [4 }2 M3 H! k/ M) x7 ninput axr0,
  j5 P% e5 m6 }1 r0 }, ~
output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
' p) |# c; R1 n8 i" t5 H. v0 A2 |output axr1,

assign mcasp_afsr = mcasp_afsx;
. t+ }+ M% \1 q- T  bassign mcasp_aclkr = mcasp_aclkx;
: |0 G! _8 }/ ~4 S3 ]assign mcasp_ahclkr = mcasp_ahclkx;
1 `  d& }6 C+ \! Xassign axr1 = axr0;

/ |5 a( B4 P4 c% Z9 L

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
% W8 C# D+ j8 A$ G6 }McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
% `; m! [3 |6 |# U( P$ XMCASP_RX_MODE_DMA);
, q2 E4 e5 n- p) qMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
% n$ _4 P8 f( p2 y7 s* a$ DMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
/ O8 w% A4 y; X) l! SMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
" b8 l7 g8 Q3 I1 |4 eMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
/ w. ^: i9 M% b+ ]) X0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
9 ~2 B8 a0 c5 r. p3 yMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
. u7 X  ~" T$ B$ B7 i+ f+ D. W; TMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

* s9 e$ v" b: Y# z+ A! r/* Enable synchronization of RX and TX sections */
1 M. U6 ?) `/ ?2 N2 zMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
- Q) |& U& @$ d" U0 ^3 J' KMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
; O5 k/ P2 _9 C( F! \5 WMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
  Q9 p) l, l- m* o*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
2 A" T# J* K0 \2 T/ KMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
$ h' |9 c! O1 Y; D0 p& D** Input - Frame Sync, Clock and Serializer Rx
' L9 e, Z2 E5 e9 b$ {1 t/ Z** Output - Serializer Tx is connected to the input of the codec
*/
8 d' z1 a4 h4 R4 Q7 r; gMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
! R) ^. _7 r. G8 \, ]& d" p* @McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
0 Q* z- ^' I  Z% x& b' @McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
& ^* [/ a) ^* q7 i5 q; I7 z, f1 ~) n| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
' A' r# Z: a4 y| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
, x% y+ i" N: `7 [. U3 ]* S' z| MCASP_TX_CLKFAIL
. \4 L+ k- A* d: X; ?0 d| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
; P2 \; Z$ _3 Q8 U% l, s0 {9 m| MCASP_RX_SYNCERROR
& u% v7 m8 j7 P| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
# d4 Z# u6 X2 i  J! c{
/* Start the clocks */
0 K! s0 Y: x/ kMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
7 g9 u$ c- E$ Q' \- xMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
# s+ _0 ~1 y5 @  mEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
# q2 I- [7 p8 L7 w. N3 \EDMA3_TRIG_MODE_EVENT);
, {# I, m% \- zEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
! J4 `% y  m! qMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

7 _9 \3 j) V" R6 ^- T/ |

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

, E+ `" X0 v' y) B