MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 9251|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1213

积分

金牌会员

Rank: 6Rank: 6

积分
1213
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
' P4 h' B: A7 K. L1 V+ `1 h! yinput mcasp_ahclkx,* U+ v$ H+ o& u. V1 @0 W0 S
input mcasp_aclkx,8 x: W# U- n7 d
input axr0,& C5 y/ B' p/ A3 F

; j+ V2 ?% B2 {" ~1 poutput mcasp_afsr,
$ C9 v6 _  I+ N- F; \; w1 ^output mcasp_ahclkr,
( Y& k# `& C3 `$ A" U1 A! Uoutput mcasp_aclkr,
& z& v! c3 R# P7 {- uoutput axr1,
9 \  c. Y0 e( U* u3 J
assign mcasp_afsr = mcasp_afsx;! j+ Y: M) l9 N4 B4 ~1 {
assign mcasp_aclkr = mcasp_aclkx;9 l# V+ d% X  p$ K+ |
assign mcasp_ahclkr = mcasp_ahclkx;3 Z' M$ Z& E( U" J: ~
assign axr1 = axr0;

5 x4 M( L7 T2 C
9 k" L6 \0 |% c1 D" U
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
& }$ {) n$ D$ C+ ?% O& @, d
static void McASPI2SConfigure(void)
9 e0 n" O5 M4 W% w8 q& Z7 e{
+ b+ l: t, S) l- ^1 E- hMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
1 j8 I7 |4 W# J$ }; E4 r' n( BMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */9 `8 m* ^$ N$ ^
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
5 f9 @# z3 A6 xMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */, B" u9 h5 ?2 @& T4 O; z
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,3 R1 E, m4 ~/ k: s+ A: U
MCASP_RX_MODE_DMA);
  v$ ?2 r* H5 d3 w6 ]McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
9 k* G4 u4 x. D0 lMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */! a6 U0 ~" u, {+ S3 K
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, : N6 Y9 ?/ v+ \* q& s# H
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);- d& Y* l0 O' R' a. J- P, P8 W
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, * z7 ]8 d, `; z+ D6 ]
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */) m7 ?1 E" v0 }6 s- _: i! J
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
) M) s! L  _: ?: V( o; {. s1 E1 [McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); % |+ g# Z. ^- ]4 [# {# [
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,, g) u+ E# N. p5 j# L8 M- ^" ?
0x00, 0xFF);
/* configure the clock for transmitter */! J% E8 B# p& D; |" m
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);8 n5 B, F7 `% G
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
9 O* z, m$ V, T, l, V) S# Y: t1 ]McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
( [$ f& _1 D! q3 ]" X. a0x00, 0xFF);! q( [1 ]5 P$ Q  p

$ a( u' d# H8 |) z' {$ B/* Enable synchronization of RX and TX sections */ % F  r7 B* Q4 Z
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
8 a) n, [9 s. R$ t) \( j; ]McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
0 x' s3 v8 b) e% RMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
" w, R% z1 R" D: b. b; P** Set the serializers, Currently only one serializer is set as
: T0 p7 a: i+ ?+ j** transmitter and one serializer as receiver.% y8 b' ?9 h2 H, t) s2 ]* x
*/
' B( Q. n2 W4 m4 l! i( IMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);( w) j% R1 T! a' D2 w% E5 F# d
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*. i0 v2 \, \" A4 w- _/ S
** Configure the McASP pins 4 o/ n+ v1 _; W; j
** Input - Frame Sync, Clock and Serializer Rx
3 M/ W& L2 x/ S3 b' G** Output - Serializer Tx is connected to the input of the codec
3 C0 t( o6 v9 C+ S9 E( G7 Y: t4 s( l+ k*/3 `$ H3 h$ o! ^4 G
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);& V* w1 i9 k* v8 _) L7 P$ `$ [
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));  _, r4 _/ i8 T6 L4 x+ \5 t
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX) S/ |3 l) X5 x; o4 ~9 y
| MCASP_PIN_ACLKX
% w; r) q3 J$ M# s7 D| MCASP_PIN_AHCLKX
0 [$ a1 _, S. ~: S; \0 b) Y3 |  S| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
4 H" c* k# a" J$ q5 B$ IMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR ; \9 j+ G" S7 A
| MCASP_TX_CLKFAIL
) j3 @$ r9 [0 T| MCASP_TX_SYNCERROR, p/ j. d( C( ?4 C2 {: o
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
: i, e- U: `# Q/ Q' t| MCASP_RX_CLKFAIL. X% s3 x3 W5 Y8 j# v
| MCASP_RX_SYNCERROR
5 C+ L1 k+ W. {. V| MCASP_RX_OVERRUN);7 O0 l: J5 s( U& z, }; X, |
}
static void I2SDataTxRxActivate(void)
. O! w9 R" m- G; R6 |$ T7 N! n{
) O- ?9 ^5 r& W/* Start the clocks */
3 F# x$ I* L) ^2 s3 ?( t& VMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
5 }* i9 P* t4 T% T2 wMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */7 ^6 [7 s% y* G! \
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,+ Y$ v' T1 N( @% p4 f" @5 C
EDMA3_TRIG_MODE_EVENT);  ]( ~- [1 K& _$ {2 F# J/ f6 x: i
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, & {+ i; C' _' `+ L8 a
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */; z- h2 A  t7 y* n
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
1 x) q' r8 t, _" X" J3 hMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */9 |* S" W9 P7 ~" M# T+ @
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */9 f4 ]4 q( t! B, `/ J
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);' r4 A* W# ]8 q) \! u) s
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
! t+ U, O# p9 Q. U$ V}

5 {. \( r" ~/ c( f2 E5 x5 c  [
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

+ q6 A, A8 ?5 {+ `+ [
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2025-12-30 21:18 , Processed in 0.043138 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表