MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 11258|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,+ y" I( V' u4 y( c# H; @$ B
input mcasp_ahclkx,/ p; z4 P% c9 V! q# r) X( j! ?
input mcasp_aclkx,- I% D* `0 K0 J+ G% x/ _
input axr0,
- t/ M$ a2 w4 _5 C& E$ [/ D; b4 h* U6 Z0 I# S3 Q* o, C
output mcasp_afsr,8 f7 `3 w; |* s1 N1 X4 ^+ {) I
output mcasp_ahclkr,; B4 R( y4 o! W8 e1 C% t- P3 m
output mcasp_aclkr,
( k. I& n7 C$ o& I; aoutput axr1,
$ o4 z% t# E7 o
assign mcasp_afsr = mcasp_afsx;
/ ~4 E0 z( K: R$ gassign mcasp_aclkr = mcasp_aclkx;
9 v+ g2 Q8 c$ Z* ?& massign mcasp_ahclkr = mcasp_ahclkx;% d# M+ D- p: F$ f/ S. s) `
assign axr1 = axr0;
: L6 W; W2 W" N0 l1 Y
& k. Z2 A6 n' t/ x0 d8 M
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
: U: v* {" m  u5 }2 J
static void McASPI2SConfigure(void)3 U. V2 @- G: A" H( K
{! u. i' x+ e5 S' T
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
0 G/ I4 ]$ E3 i, QMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */3 M* [$ w" G/ R( ^8 @8 D' R
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
, @% R3 m5 ]6 }' v, LMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
2 q4 \3 b3 d  D: TMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,* @% N$ S( F* l! O5 T
MCASP_RX_MODE_DMA);9 d4 E4 C& C! K
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,. r1 c8 O) Z( P
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
7 n- R! t% Z3 Q( K+ m- ]McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
8 h) _+ `% C1 `# ZMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
* U% h3 g' T3 Y, l/ C- ^% {1 g9 gMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
9 @  }: M, M3 j5 Q) JMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
) r6 s, s/ {9 [+ O: TMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
- [( h2 k! x4 m# e: ~McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
% C& ~3 C: d4 ~4 O$ |McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
; D8 o) P" P8 C9 P* [9 n$ k0x00, 0xFF);
/* configure the clock for transmitter */
* Q0 h. D/ I6 s5 Q) `" ~& b# [McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);7 e/ Z( V, v4 [) \  J  X. {' i1 x
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); . @. B& Z1 ^+ B) c1 A
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
* J( u, y5 v  X% j0x00, 0xFF);
" k+ j# D+ h7 p8 j: M* Q& H. X& @; L/ Q) Y  d6 \- B
/* Enable synchronization of RX and TX sections */
* J* k3 C4 o+ e2 S' [" V2 bMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */4 e/ Z3 r" }+ ^: C+ C' Z
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
; B' c4 e; i5 R/ C0 S6 ^+ ]McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*; ^2 M5 ]' y1 Y4 `
** Set the serializers, Currently only one serializer is set as
8 Q! @( G6 t- s. k** transmitter and one serializer as receiver.! i; h2 l# {) f& c5 P
*/
4 Y; L4 y; ]; ?7 |McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);6 N" E2 \: W8 k7 L$ q4 h4 |' w8 E
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
/ N1 c2 c! X0 ~; u$ C** Configure the McASP pins ! ]) H" D, ?4 \: A4 A8 o3 n: \$ Z% \
** Input - Frame Sync, Clock and Serializer Rx, T: F2 @6 x; u  L
** Output - Serializer Tx is connected to the input of the codec 6 R7 _& n: ]) M. X7 j4 r
*/5 E$ }# E! ?$ K) I2 Q1 J0 l* ~
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);+ e# b' p7 `, y3 h* m) O
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));5 R: e/ W# f2 T* V# d
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX+ a' e" h/ m# R
| MCASP_PIN_ACLKX8 \; W4 h2 Q, u' x3 |
| MCASP_PIN_AHCLKX5 n: ?' O$ a9 q% y$ w
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
  G+ V' g& b0 d& @* a' g& sMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
2 V# w+ l) v4 ?| MCASP_TX_CLKFAIL
$ w: l4 }* q9 D* L4 b, T| MCASP_TX_SYNCERROR
. p8 D- v. t# G: C( ]' a| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
& K$ `+ B+ u6 F5 f; Y' X; l| MCASP_RX_CLKFAIL
6 t) @1 e8 Z* B2 Q, k+ j| MCASP_RX_SYNCERROR
+ g6 P6 {& x4 ^| MCASP_RX_OVERRUN);5 [6 d$ n( @3 U* U* M
}
static void I2SDataTxRxActivate(void)
% m/ U/ l4 r) a7 }* o6 A{  r' [; S0 C; B" f* U9 U, E
/* Start the clocks */6 m  k# @8 ^9 F/ q1 [9 ]/ A
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);6 |( U' g! j6 Q9 x, c2 \% r" y
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
1 h4 W) t9 \, c5 u8 tEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,  \6 P; X! Q9 J5 o% g- v
EDMA3_TRIG_MODE_EVENT);
$ h5 H, l; G: x9 f( O$ qEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
7 y6 o( Y" v" U2 P5 `. n- h0 vEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */* `# h+ l: N0 C& n
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);8 {6 c: q" |) s
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
2 B( k; v0 A- h3 j7 xwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */8 L! w2 l/ W% P$ k3 x4 y* @+ z# W
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
( ]/ G: {6 F8 ^" KMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
2 V7 R9 `% C3 w% {) n/ K}

0 e) y! N/ F# I
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

' q0 l( E9 M9 O
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-2-28 12:19 , Processed in 0.044725 second(s), 28 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表