MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
  |/ u% }3 c# o  [3 U# Winput mcasp_aclkx,
% |7 M9 l5 d9 L2 J3 a( _input axr0,

output mcasp_afsr,
4 _- d0 j$ [+ j0 ?( Zoutput mcasp_ahclkr,
output mcasp_aclkr,
' Q/ D* z& b% ~5 p/ Y) _output axr1,
% x3 W$ Y- C% v2 r. J) h& |0 f# ~

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
' @/ f0 G" n  `) kassign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

' n/ ]: P, ^6 b$ [( P1 V+ e- H

static void McASPI2SConfigure(void)
$ l0 v" n$ U9 G  x  H{
  o1 |+ l! E6 ~8 u  TMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
2 S- ?, }" l, J9 NMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
5 F! s. P' \1 m$ b) e) uMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
: e) r3 q3 z- f9 m" h+ A! I* `MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
/ p" i- d' w: h; I5 aMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
  R% F$ y  Y% |9 ^( o* p$ n1 c: Z1 N5 B4 UMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
7 n( N8 O# G3 K$ q/ yMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
( d5 T/ O7 a7 X# w& cMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
0 o% g9 E5 S7 oMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
! m' ~% J: O( M3 ~1 U+ x) dMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
! X2 {$ u& u$ x& t, PMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
8 X  r0 g! {" `! _; h* |McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
$ r0 R* [( P8 o4 i2 g7 i& D; Q0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
, G! V" M1 u" z; I! T3 bMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
$ d2 l; q* o/ O3 XMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
; Q: p# A1 s/ I5 @  H* c) C** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
9 G3 F5 i+ ~/ e+ Q: h/ _# p: nMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
) m( G' D1 J2 g2 Z6 Q) s0 W: i8 }McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
  P4 e6 X' _1 [** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
# w$ \9 t4 K# @! ]% Y$ I3 e5 m2 AMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
. `0 p# D0 v8 I5 W& j  `, ^' Z| MCASP_PIN_ACLKX
- c. ~3 ?$ ^5 }| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
7 a! C. d3 U: S; s! M) y1 m| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
+ C; D! f' G. C, a| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
, S- E9 l) R2 T( r| MCASP_RX_CLKFAIL
% s0 p; t" n8 _/ F# U; a+ m! B| MCASP_RX_SYNCERROR
; |0 j1 r9 Y9 c; |9 A- W4 \/ s| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
- E) Y% d3 M: V2 Z6 {) U. l8 _9 ?{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
' ]" e+ ?2 l% g5 o4 MEDMA3_TRIG_MODE_EVENT);
5 s0 c% m4 ~  C' Y( xEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
! |8 b, X! b. Y3 a7 n$ iMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
8 z1 B' P# s6 K- U" W6 v: w/ iMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
0 k8 A3 U  M& r; P7 f2 ~& g6 ?8 {}

* I! k  B4 c6 Y0 _# }8 G

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

  \7 U3 f' z7 j; v; Z3 n3 `) G