MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
1 G! W: n0 [. Q: b  @3 Jinput mcasp_ahclkx,
, {+ A* @% H5 I' K. qinput mcasp_aclkx,
! |" `+ y: L6 x& Finput axr0,

8 w1 x+ O: e, ~6 L: C" Goutput mcasp_afsr,
output mcasp_ahclkr,
& i5 H. F! G: }7 d( @output mcasp_aclkr,
output axr1,
6 n8 e. U8 W8 \& C

assign mcasp_afsr = mcasp_afsx;
: n0 t0 \9 M9 N1 X% eassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
% [. m* p9 e- T, J( O7 A. Nassign axr1 = axr0;

/ x  n9 N7 j7 {$ s- C, \/ @1 c# H

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

+ t: e( o: l) |3 M0 M

static void McASPI2SConfigure(void)
6 U# L2 W% t1 q" I: z9 _2 g2 A{
% q9 M9 E! i- gMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
+ T/ @  w7 L7 U% l: A, ?# fMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
2 B$ Z- H5 P9 NMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
  n, g4 Z0 ~5 Z- J/ S. pMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
" y1 e. p0 ~; y# A% j  l, }3 M9 aMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
9 b; `* n+ e/ A% d8 }4 S/ CMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
8 @, j9 T) c$ j5 B! n5 TMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
& M5 X" P1 a7 z- ?1 O0x00, 0xFF);

/* configure the clock for transmitter */
; h4 S, E4 W% cMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
- O3 J6 _! T+ U* f% r! t, jMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
+ z( ~+ o' z0 o
9 Q/ `: j1 w, V4 ~/ n* y/* Enable synchronization of RX and TX sections */
. l/ }3 s: ^+ c3 Y9 Y5 \5 F" _" q9 LMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
% T6 t4 k& J. o5 mMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
5 p7 a  o( T3 ?' O( [3 k7 }** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
8 U% [5 o- Q3 r, d/ x/ Q*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
/ x, }- j. y! u5 wMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
$ t% X6 S8 h( P; Z; A4 A# P** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
; h* w2 X8 y9 @7 K*/
  C4 N9 T' h  U2 |* v) QMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
* y5 c5 o9 D/ fMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
1 H4 Q4 W5 O. X5 Z' d3 n0 p# W9 b| MCASP_PIN_AHCLKX
$ U  T- B9 z: ~" q! m6 `  r| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
  z* p, @; @7 p2 a6 J! u; ?McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
$ Z) H. I8 j- s" U| MCASP_TX_CLKFAIL
4 U) N8 Z' D) w7 z, J. R| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
" V& _: k! K" ]6 |+ Q+ U, F% P{
, A3 S$ ]( R9 S9 }7 p: Q/* Start the clocks */
; B) A2 x1 j/ b( a" VMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
6 r4 ~2 K; i4 H! dEDMA3_TRIG_MODE_EVENT);
0 x! _1 z- [: R3 L: ^# P! _EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
7 N; @4 s' E& CEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
# s% \+ m8 f8 b( g; [McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

! Q' k6 J+ r) B; V3 o. }

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

" l3 X# L) |/ a* Z2 d