MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
+ [, Y* \1 R. ^! winput mcasp_aclkx,
input axr0,

% }! k5 C" l7 k3 T  I. z' W# doutput mcasp_afsr,
& u/ m- s1 Q  ^, Youtput mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
7 {0 d% e9 `( D8 L3 v

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
( N, b( c# V% f5 Aassign axr1 = axr0;

( ~7 F! K5 I2 C) ^. l: ]# u- u

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
. ?7 C( F: B8 @) [2 N3 w8 |) Y1 T{
8 h$ G) I  K5 _& S6 L, YMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
4 A  O" \+ I. {8 `7 |McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
! g# t3 Z) W5 }; o) d8 cMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
) p( U- W" e1 X# d) E9 M5 A4 mMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
5 {) h) p* h9 a7 T+ O3 _. ^: _* ]MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
( u+ b0 ?0 [) [McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
/ S7 }4 a0 W  [8 o3 T. {, `0 JMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
5 A6 p9 w8 K7 }; N# r+ }McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
& E" ?7 v3 ?; D# L0 `: aMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
/ f; U) Z7 }* Z# R/ I0 j  zMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
% C# v6 d/ {' I% D. CMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
, A8 B) O$ u4 s  N+ d# q6 L" ?+ f4 E0x00, 0xFF);
) e8 I4 h' {: P
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
2 U% X; r( Z+ y9 y- e3 FMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
  q/ Z; X1 v$ I# B** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
8 X0 s# v6 `" `1 D+ y# i- t- [*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
& O: e; F. J4 |6 Q0 BMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
5 ]. ^; L0 h0 z** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
% e' }# `  g; L. B) A3 J* ]4 _*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
9 f2 m; F( c4 E" i1 E( r7 B+ i7 A| MCASP_PIN_AHCLKX
% K# l5 J/ p7 R& ~) h/ [| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
" r- g. q: b, X# o+ k, C: y& X# d| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
8 Z/ D! O* W- X* v$ w| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
2 f* r1 K2 D& a3 J| MCASP_RX_OVERRUN);
: q; c0 q, E% q  A5 D( A}

static void I2SDataTxRxActivate(void)
' h5 x2 G! V# \2 x0 B( i0 u7 ]/ `( Y{
. ?& o" S# ~# h$ E% R5 D2 q/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
* Z8 `8 T& Y0 HMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
4 l' z! S  Q5 sEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
7 a! }  e3 g  H% qMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
+ I# @- V  H1 o& _# j8 C) s8 b+ H. e8 nMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
* `$ p" U. ~7 L$ t$ T$ q, S" L- h2 owhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
( y' o+ i" @* Z}

& W1 t! S7 A2 j& x3 y- P6 e' n

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.