MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 8716|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1212

积分

金牌会员

Rank: 6Rank: 6

积分
1212
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,4 P; N: S* i/ `- j2 b
input mcasp_ahclkx,
2 D( T4 \" e' a( F4 }+ i# linput mcasp_aclkx,
7 m8 h/ N! e; A9 R0 @2 Tinput axr0,. u9 {. M  ~1 l; N

, x- X8 T2 n% T+ eoutput mcasp_afsr,
) j% R8 ]% W# p' I. L, @: ?output mcasp_ahclkr,
  U1 J8 R, t% ]output mcasp_aclkr,
+ X* e: e. ^* _8 qoutput axr1,& K" s. o% I9 h6 U6 n: y+ `8 K
assign mcasp_afsr = mcasp_afsx;
+ V/ v& s5 |2 m% ]) }7 o; p1 Gassign mcasp_aclkr = mcasp_aclkx;
+ ?' ~0 u# @5 cassign mcasp_ahclkr = mcasp_ahclkx;* W3 D* M/ q$ s; U7 X
assign axr1 = axr0;

% Z. i5 F9 W0 H+ o5 ^- z9 X, f9 B
8 e  d( [# z+ [% j
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

6 x" h3 Z7 m& ?0 Z, G
static void McASPI2SConfigure(void)
$ ^" x  r/ ^8 Q0 v, ]' a- `% ~{' a* e& o+ ~: }8 B0 b  z
McASPRxReset(SOC_MCASP_0_CTRL_REGS);2 g8 u9 u$ H2 k! }6 g
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
& D% s# b1 l+ J! b; t4 B) L" [8 P2 zMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);1 S: [8 S* P7 p4 U
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
5 G& i2 L# Q3 P% OMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
% }. L8 ~3 ^: W# _, M9 cMCASP_RX_MODE_DMA);
5 W  }: g( A$ PMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,. O5 h: g* k3 U3 s! r: x) w
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
9 u1 k* T* Q8 M! M! j/ U2 ^McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
5 \* k  p9 s" y4 Z0 V" L8 p% ?. @- }MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
- O7 E, Y, |+ |% w5 |1 K# YMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
3 _/ h3 O3 j5 VMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */3 f4 z, ~7 F) U: G+ r  v
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
2 c2 v( y7 t: Z$ x: _; QMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); ! c) I2 W- _9 `; U
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,; Y% v# C" n/ @; ~' i2 f' ~! H
0x00, 0xFF);
/* configure the clock for transmitter */; d% x  Z) l9 Q& W, d& W
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);6 |: t! g. c0 I. C
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
& |# M5 u  M: |8 n6 a# E. W; |McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
) \7 W( y9 ?/ b& |* M2 I$ m0x00, 0xFF);# h  I2 ?" v2 |. _  y

' O3 U& N* Q( c! J. X/* Enable synchronization of RX and TX sections */
9 {. R7 B: o# F; |% s# x6 m: ?  hMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */( s6 ]2 ~/ \$ I1 g" s; Q" k
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);. D) a: W+ x% b
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
: y; ~9 k4 ?9 k4 n6 ?! E2 q- X** Set the serializers, Currently only one serializer is set as/ l) s7 \0 C- d: D
** transmitter and one serializer as receiver.
: P2 {8 R9 z( s  e8 [*/, i, u: ?5 L9 p
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
. Y" y. b0 y$ R8 ^/ RMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
" J! a& W0 B% |& r( L0 G8 A7 F4 l! u** Configure the McASP pins 4 v" j' K8 G. b" ^& Q
** Input - Frame Sync, Clock and Serializer Rx
2 t; H! ~5 q" |) c% g, s- e+ ]$ K9 T. B** Output - Serializer Tx is connected to the input of the codec 8 _4 \$ u$ K+ x, B' m0 P
*/- z8 P# J" o+ Z6 }7 \% o3 u. w
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);+ X, d# X  I1 g
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));7 m5 x  Q  g0 H3 s/ ?
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
1 S8 r$ K0 Q  `& M$ y  i| MCASP_PIN_ACLKX, ^4 L* Y7 N) `- T8 g
| MCASP_PIN_AHCLKX
1 ]$ p+ C$ o$ e( a% A| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */. y4 R; o3 c% z: G% U$ \1 e
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR ( u4 c" O) B8 b. f2 a( W8 B
| MCASP_TX_CLKFAIL ' I9 c, d; e; _% z' t2 L
| MCASP_TX_SYNCERROR
  C5 a/ Z3 E# Z8 n% Y: n# ]" l| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR ( a- |# {$ X1 \0 b
| MCASP_RX_CLKFAIL$ {0 Y4 \8 W6 L  E$ a! l* l! j
| MCASP_RX_SYNCERROR
# F3 |% i  D/ {  J" k) W| MCASP_RX_OVERRUN);1 b: r5 [% m/ U  x6 G0 O1 n
}
static void I2SDataTxRxActivate(void)0 ~& t8 L  ]" z
{% ]5 e. G! M3 L9 Q# J3 W
/* Start the clocks */" U7 E9 M0 {) d$ Y; U7 W4 V8 ~! N5 \
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);! [. r' n1 A. n) \
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
- l% `- d' j( g& }EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,9 \) r. S0 W( s  |' Y  ?
EDMA3_TRIG_MODE_EVENT);" ], t% ^- S/ d) T
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
0 {+ b& n' S2 }EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
5 i' I/ G  G8 q/ e+ ~McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);! h5 A4 ?  s7 r5 R
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */" X7 j7 h/ b- H* |) J
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */1 [' }& L0 z* ?8 G
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);0 n2 X  b. t" C8 _
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
/ X1 T% r, }! M# T) R}

2 S8 C, _: {9 y+ W+ y
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
# a& f8 Y8 X( V
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2025-12-3 00:19 , Processed in 0.038490 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表