MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
/ G" b3 x5 m# V- G  c& f; finput mcasp_ahclkx,
input mcasp_aclkx,
% A+ V+ Q. d; cinput axr0,
7 V7 A: d3 g' k4 I' a. L: a* Q
output mcasp_afsr,
output mcasp_ahclkr,
" X0 h( @1 l' F" B& h  Voutput mcasp_aclkr,
output axr1,
4 ~3 H. x0 n8 ~  g

assign mcasp_afsr = mcasp_afsx;
3 K, Z% ?# f. R7 Wassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

3 x! _# R9 Y" B1 |

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
- N; ~0 c& ~& U) RMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
0 z% C, w5 J7 Z) a& ^$ O- A, AMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
0 ?9 F# i2 G- A, P+ T0 HMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
# L4 t  n8 {, Y; \McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
" T! y( a& B7 a  I1 aMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
9 b# `7 L$ w  E% eMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
, o! ?( b- t+ @: VMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
  a" ^7 Z1 ^, D! |* nMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
9 S( }8 h6 b5 V5 `; V9 }0x00, 0xFF);

/* configure the clock for transmitter */
& C3 N5 o" W/ L, a+ o4 I4 t1 R; SMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
1 C9 E4 `8 s9 s! C7 ?2 F. JMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
4 ]! i1 H9 L* }: J2 p! O, ^** Set the serializers, Currently only one serializer is set as
# r. P+ u9 c4 _9 V** transmitter and one serializer as receiver.
$ K. w: a2 g4 R4 H" ^5 x& X4 e* V*/
2 @; O9 u* I3 Y0 G6 uMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
" N  L% k5 }0 r  B( c1 WMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
1 d3 h1 _: H2 u7 A* Y  k0 T** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
1 X+ X6 K' E' i" ]7 l- Z. J- Q) P6 p8 {** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
" ~" w8 M3 ]- h9 C1 J) U" yMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
0 o' u' w# M, T' q" jMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
0 d. [4 `/ V" W" `| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
0 L! [6 E# m& }- ]| MCASP_TX_CLKFAIL
8 W$ t% k$ r: O: G& i| MCASP_TX_SYNCERROR
- B! _) }7 g7 x  V* S| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
0 s. j: C- I1 d; O! @| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
7 _: P$ Y4 F& ]" `6 b1 w- x9 Y0 Z/* Start the clocks */
& g( r$ V  H( [4 x: U6 k2 mMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
+ m: T, t4 ^. V% O2 g- T. Y6 \: c; kMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
9 U4 x* q  I9 _& }EDMA3_TRIG_MODE_EVENT);
$ ?8 k# N' p, g  \EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
2 u, J( c. r0 e: M& N, I- q3 ~0 P6 aMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
/ q2 X8 y6 ?7 P7 E! R! s' xMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.