MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
6 A3 I9 D& g! I9 {: @5 U$ e1 i0 _( Oinput mcasp_ahclkx,
input mcasp_aclkx,
input axr0,

output mcasp_afsr,
4 G% n8 h& A2 c( Boutput mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
$ l& U8 n1 A0 D" }

assign mcasp_afsr = mcasp_afsx;
3 F: r$ k, f3 i+ q" xassign mcasp_aclkr = mcasp_aclkx;
9 y0 C3 ^9 f4 \3 j, oassign mcasp_ahclkr = mcasp_ahclkx;
$ g. }: c9 d/ _4 Y& u6 i6 zassign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
) u7 f) [$ k3 m( d) o3 K) W1 g9 D" i! C{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
9 ^+ ]" J2 U3 v) ^, eMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
, p; P* ^9 f: X) B" V5 p5 mMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
' h7 S, V( E. nMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
: Q- T- _) k% F- FMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
0 Q+ O: U. T+ U+ T; _: vMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
5 D" K+ h( f* S6 U7 w9 o; E; L0x00, 0xFF);

/* configure the clock for transmitter */
$ }$ X$ |0 u" j5 T7 eMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
8 r9 M9 I" J2 u5 }- [2 DMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
5 n8 U+ u0 u; S% Z
. b9 o- C* s! ~) n$ ]' `/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
9 m% M6 D  R) T' a$ iMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
* I: [& O  o6 _4 U0 _1 z  iMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
+ T2 x3 n3 V/ {# RMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
1 E' l: c& Q* S, I** Output - Serializer Tx is connected to the input of the codec
, J" g8 O1 U/ |; ]8 Z*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
) O0 [  v5 r4 H* B7 _+ B/ qMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
3 I$ m: w* x: y  I5 HMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
& |  Z8 v! M* R5 `/ [$ q/ c| MCASP_PIN_ACLKX
0 _  O& I, l7 k6 J| MCASP_PIN_AHCLKX
5 M+ r" l' Q! b7 t  B| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
5 j% G$ z: G4 H& x  j3 d, [McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
/ w6 _" K" n$ O* K1 Z: e3 ^& S| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
) T0 c  O, _. ?, S| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
% Y; G5 w/ F  G6 U& A| MCASP_RX_CLKFAIL
2 j3 o2 P" M" B| MCASP_RX_SYNCERROR
! m7 A$ z0 C' x5 B| MCASP_RX_OVERRUN);
$ C# O9 u0 \. h+ Z4 H. ?}

static void I2SDataTxRxActivate(void)
2 P6 p; B8 N8 D{
& n0 {, k+ E: V/* Start the clocks */
0 B) v; J/ F& W+ W: [McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
7 M* k1 J& P) aMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
: r- ?: S, Z, t6 ]5 bEDMA3_TRIG_MODE_EVENT);
3 k8 E  S2 ?* J5 m& T' lEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
/ O: d' @# o2 b- L% d$ d0 YMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
  Y# b3 B& i& ]# N* x" fMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
1 D; e1 x7 z! i! D, h! t, @$ d+ z% e$ Lwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
2 C0 t* F; E2 ?6 N2 v' E  {+ EMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

  M9 ^4 E; h! b& l. z' a1 T( c

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.