MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 9849|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx," T  l: Z0 `) G/ U$ ]+ s
input mcasp_ahclkx,
5 |9 t9 r! G% g! k/ c0 Z2 ?1 [input mcasp_aclkx,/ {! U; d# b  `1 P
input axr0,
5 a/ w, l( f5 W7 e
+ I! d: B( z, c1 \output mcasp_afsr,
* |1 E9 _8 e' N# B  Woutput mcasp_ahclkr,  ?# ~5 s# x- H2 r$ t1 a6 j
output mcasp_aclkr,
$ f( o7 }* B/ |* k6 Joutput axr1,
! ]9 i7 h4 @7 w. H$ T8 i# l+ r( a. g
assign mcasp_afsr = mcasp_afsx;8 G$ J% ?: p2 J' V* L- J, C
assign mcasp_aclkr = mcasp_aclkx;, {  Z' D: [( ~( u2 k) H
assign mcasp_ahclkr = mcasp_ahclkx;
5 |& t' _: p/ [2 Jassign axr1 = axr0;
* X% X) w/ q: v8 J5 I

5 r4 @2 X* t3 o0 ~3 d: H) p
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

) ]0 ]8 g3 y" l/ n
static void McASPI2SConfigure(void)
; m' g5 ?6 \' m5 @{6 ~( p; f8 q5 v2 s1 Z* @: i
McASPRxReset(SOC_MCASP_0_CTRL_REGS);0 `6 }2 t+ ]* T- L
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
6 @' L8 z' f3 C5 u5 rMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);! U7 u1 \; `0 f* M& V
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */  a* }* O6 ~; B7 u, d) p2 C
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
* p* u' Y0 L+ Q5 t. pMCASP_RX_MODE_DMA);% p- o/ z  D3 h4 l8 \! k
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
3 [; q5 U! d7 GMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
* E6 U6 M- D7 A4 i( B8 GMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, % @5 e/ ^  v% i: a; ]$ ?9 [* @
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
  T) X9 J' D8 z: a- a  ]* d/ ^- AMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
5 M$ n1 d# D+ i4 Q2 `MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */9 F, O) P% c0 b( z
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);' P& @7 F+ }5 U8 e% X
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
' c/ q! @- ]8 a- w  aMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,* e8 ?* y. h6 @  A7 A; u& m
0x00, 0xFF);
/* configure the clock for transmitter */
  ~; t1 @8 l$ ~+ PMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);* |# C( T0 e3 H0 c5 \- Y
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
# V7 l) J+ W. SMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
, q1 {+ P- H2 j0x00, 0xFF);9 G5 E# \3 K8 y
8 G1 B# e5 ]$ E% o  [, E
/* Enable synchronization of RX and TX sections */ " f: b$ o% ~+ K$ Q  z" Y
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */! B7 A# I2 y. [( m% v3 h; V
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
$ ?2 d; A+ g+ ^McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
* f9 I; M% v1 A5 L1 W- w5 p** Set the serializers, Currently only one serializer is set as. Z9 Y- F4 C6 V# M* ~7 D
** transmitter and one serializer as receiver./ b6 p7 a& l( t. m7 O+ }7 G/ N0 v
*/
2 q& ~8 {/ R- l4 d+ |McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
- m/ P) _) Z/ T" C  m/ KMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
2 Z  y; G8 Z5 }) f3 N, U** Configure the McASP pins / L! x7 r" V3 Z& e" A
** Input - Frame Sync, Clock and Serializer Rx6 `6 F2 z8 }* C% ?% K
** Output - Serializer Tx is connected to the input of the codec
# o* [/ \. G0 Q1 A8 H) i. d. ?*/
7 S6 ^$ B; \. }$ C4 X4 J0 b2 {3 ~McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);: m" v; X  F1 p. I* d
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));+ U& h% U; C+ M$ U( A& {
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
- K) F6 t* v3 j$ K3 L| MCASP_PIN_ACLKX5 a# o' k7 W1 I5 R/ F( t
| MCASP_PIN_AHCLKX
& R: w9 E5 g- L! @; v| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
4 R- u( O* U8 XMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR ' r7 W1 f1 E7 x& i+ J8 l
| MCASP_TX_CLKFAIL 2 G4 }0 i+ L4 R$ D, q4 R; r$ x  X
| MCASP_TX_SYNCERROR2 I& c/ ^: `. d3 |' U
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
( ?5 C+ U5 \& }( n8 B1 {% ]8 `| MCASP_RX_CLKFAIL
" K+ a+ ]0 y+ U8 L2 V: g* d| MCASP_RX_SYNCERROR / n: m/ T  d- Q9 w( `; G
| MCASP_RX_OVERRUN);; a$ M: s6 v5 l" j5 q9 i
}
static void I2SDataTxRxActivate(void)
3 o2 m3 V% L& D: Q6 G; T{: S2 j* l6 l- L. u  ?: d
/* Start the clocks */
  p  Q  O# @7 Q. i+ yMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);! A4 g; n  T' e1 L$ z
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */- z9 {9 \; W+ w$ u; g
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,' \) \! J  M4 c1 S4 L) B
EDMA3_TRIG_MODE_EVENT);8 w" u9 Q# C& r. e2 v
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
3 T  w8 i( b* S1 qEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
7 f2 M4 c* Y% e1 p- O6 AMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
8 O) C. Q. f7 K/ RMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */, e% w9 q) J! M, [
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
* b2 |' z+ i( I9 H. U4 w/ K# U) NMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
+ I9 b# g8 W3 X2 o; J+ RMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
+ J0 D: A' A' ?}
( ^3 P7 n+ u* D7 M0 w+ `
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

0 a2 n9 j* P" ?& a, |
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-1-21 22:59 , Processed in 0.040833 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表