|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,3 ^( N% d9 R$ m7 H
input mcasp_ahclkx,
: ?% u7 \# z4 p2 |, P/ T2 [input mcasp_aclkx,
; P* f2 ?2 Q& @! s5 D9 y& e" F2 Qinput axr0,
* l3 c `* h5 a. G q) @' Y9 _. u. d. w9 B/ L* k
output mcasp_afsr,
4 {/ ~; v, d) V4 |output mcasp_ahclkr,8 O4 I: D( `3 w" \7 C- J v
output mcasp_aclkr,8 f2 x4 O0 q" r3 J1 D8 g) P
output axr1,9 t M" ?, n7 p
assign mcasp_afsr = mcasp_afsx;
: Z V0 L& K( C2 x r7 `assign mcasp_aclkr = mcasp_aclkx;
* b7 {$ `* X% e4 x7 @ {6 dassign mcasp_ahclkr = mcasp_ahclkx;. r# `+ }" h- ?2 C
assign axr1 = axr0;
+ @$ M2 S5 B! c: j7 t' S9 Z
3 Q1 d4 j) t @: o* v# M在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。
3 d. _) P4 e+ q& R& z/ jstatic void McASPI2SConfigure(void)
& r3 S. j) w8 `+ x+ o{) [2 M2 i7 w( {+ o
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
2 w7 b+ Q6 s2 A) j4 q2 a2 B& |McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */
% X2 A6 y9 a- g+ q, e% ^McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
4 W7 s/ {4 s8 @3 ~" rMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */
6 p) A4 S9 m% S6 n- A5 U( ?McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,' [1 t6 ^7 y8 S
MCASP_RX_MODE_DMA);* T! s, p% g0 e, \. `. w i) N
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
+ ^! S* g2 }% z b- m$ SMCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */$ O( H- p" `% H* }4 M2 T. a
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
+ {/ A8 z$ ? q1 w! I* yMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);* R, l* N/ e2 c2 \) M9 i) o
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
/ j3 G ?) {$ F) e3 M- n1 z5 [MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */
! z, W6 E- v4 {2 y' J) HMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);0 C) S( `8 w4 T+ W+ G/ P" W1 V
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); + `* B1 j1 \( b/ J) G
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
5 z; K! X* u6 ]& Y: _& Q' T V, ]0x00, 0xFF); /* configure the clock for transmitter */
3 x' p4 J' V) p2 p( {McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
! |, F/ N4 z+ }, w/ NMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
' N; H( g; R8 V* j0 f- z/ g, e% MMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,* Z" y! K$ X9 H: @6 f8 T; [
0x00, 0xFF);4 x5 i0 a; i7 j$ Z
7 F& W: n3 O( }; v( M- z; N& x
/* Enable synchronization of RX and TX sections */ 4 U; M* l( X8 y; d2 D( O* f- Z
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */$ U: f3 b7 ], u
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);# S( \: _/ d0 n; s$ h" N( _
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*( q2 T% b$ C$ r( B
** Set the serializers, Currently only one serializer is set as5 X! I6 @& ]5 V8 Z' V2 r9 J/ j; q Q
** transmitter and one serializer as receiver.
+ ^% f# I9 |! h2 X7 `*/; p& y0 u1 Q0 u1 y) r
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);9 X3 \8 {9 j6 [5 y
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*
8 j$ ~- N0 ?9 K L% C9 y** Configure the McASP pins + b& w3 n% K4 M+ G5 Y D! N3 z
** Input - Frame Sync, Clock and Serializer Rx
1 v, T6 V) L% V4 l4 g% J4 O: U9 X** Output - Serializer Tx is connected to the input of the codec * H* @0 a9 c# O
*/' W$ d7 f) H2 a2 T$ x: w, V
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);2 `% B) j# G8 B+ M- H3 \ @% v9 C3 E
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
- I: |- r0 J1 R# V; xMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX: D* A' R. p4 c9 i1 `
| MCASP_PIN_ACLKX) m+ {$ F. M% P; i$ L
| MCASP_PIN_AHCLKX1 z- j M$ g( {' }
| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */
/ N. ^, h: y( G5 B, ` H1 BMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR ! I% M u6 L7 G# v+ d8 J1 ?6 Q
| MCASP_TX_CLKFAIL 7 W9 ^: Q/ _! ]0 `
| MCASP_TX_SYNCERROR: |; p1 w: `, R2 |* o7 s
| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
4 h3 ^/ I7 z9 M. i+ E/ A! n| MCASP_RX_CLKFAIL
; V' l: F. q5 S/ @" O8 b1 G, H| MCASP_RX_SYNCERROR
) @9 p# m# j: q1 a! Y1 F| MCASP_RX_OVERRUN);
" G- S! R5 ^' F} static void I2SDataTxRxActivate(void)
& E+ R7 N! m/ i2 ^" a{
6 f0 t! I* D: d6 D2 K4 r, n/* Start the clocks *// k. l2 D( v0 s. _+ a
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);( V: o" x3 J3 `! {
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */
0 F# T g$ f- l% `" Z2 mEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,. g! K" F5 i- p
EDMA3_TRIG_MODE_EVENT);- i; A# S0 U7 f' t: z
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 9 y. D0 f2 ^$ Q
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */2 }) A) N. \# s2 ]* O2 o) d
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
( j0 |2 @5 X9 B6 S" ~2 R6 Q% MMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */
7 B& Q) h( Z6 Awhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */
/ s% ~' R# E+ c# H. BMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
& ~) a/ ]4 ?& ^6 T! P9 O {) ~McASPTxEnable(SOC_MCASP_0_CTRL_REGS);; {' P( x% Y P4 A5 f+ ~$ K8 w
} # f+ Z' t# n( F) f
请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0. C! s4 x3 z X6 ?$ @: |
|