MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
0 q, B; U4 `& E# N1 B/ }input mcasp_ahclkx,
" U5 V$ f/ \$ E, jinput mcasp_aclkx,
) m: `: @9 ?0 i$ Ninput axr0,
( f' x) ]  Z. w4 B5 e' b
output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
: H/ U8 D! }7 P

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

8 E6 Z( V( B! I/ r/ H& n
: Z; ]+ ~; j& w  B

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

6 p! g! f3 _' C, X$ Q+ p

static void McASPI2SConfigure(void)
# \# c' K3 ^& \3 a$ n. x{
/ ]. T5 g, e/ |McASPRxReset(SOC_MCASP_0_CTRL_REGS);
0 w1 o& Q% n5 z# T9 O7 @McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
4 U: I1 j7 }1 @McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
- b7 o- z0 M/ q3 D# k" k$ kMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
* T* F( o7 T  e7 ]( HMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
8 H, E; t" `$ H1 e0 K& Q- @McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
% V" @6 M% M5 ]+ L3 MMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
) N; Z, G1 e. x1 r. R3 d8 ~: ?0 [McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
# Z  d- U3 o, o# [6 p+ OMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
4 E2 g+ r8 B' j2 x( z# jMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0 m" A9 L+ z) ]# Q+ j5 k5 M0x00, 0xFF);

/* configure the clock for transmitter */
; R9 Q0 Q; ~+ _- s& B; J, ZMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
4 ~. M$ P! ~( \+ }3 r2 E* r( wMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
/ o0 X3 c# }2 f4 R' h
! f" H4 f1 U& ]  J6 O/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
# F4 ?: y) k  B; U. _; Q*/
7 E1 q: w: j* YMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
! F( H) `, c1 O' X( A" oMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
. |7 M( f. A& |8 G! k2 S( b% G  E** Input - Frame Sync, Clock and Serializer Rx
- K' f  m% A2 b8 H** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
) G+ Q7 w6 u/ U$ \2 bMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
' D" p* v) L9 d  R6 G| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
3 u. c6 @1 e# z* k0 m: t| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
1 y, \. {1 M- _0 z8 pMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
3 n$ i' N% n* U1 P% G% A# p3 K| MCASP_TX_SYNCERROR
( ^2 c5 |4 f2 O; @| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
. b! K. `  ^9 @3 S% z* ]| MCASP_RX_CLKFAIL
* c2 a, N4 r- q' v7 Q$ M/ O| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
) G: [9 ^) Y% ^4 Y2 z) z/ _/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
4 o/ y- }- B7 b) z3 VEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
8 G4 ^! |1 Y- j# fEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
& W6 k- c, v) i* h4 i! eMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
/ [* q$ e& I  |9 l  wwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
2 H! q. q! C8 u/ a8 Q) i7 `- O( mMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

+ A# A: ]& c6 C6 L1 V

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.