|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,) m4 d9 U$ A2 B$ |. r5 h7 `9 o+ d
input mcasp_ahclkx,! p/ T+ U* I- @3 B2 h( E9 w
input mcasp_aclkx,7 j# J8 b7 V: U5 N/ k
input axr0,1 X3 t l7 G- Z S( ]2 g/ y
* X$ q9 @! @9 [* a* y K; J* Xoutput mcasp_afsr,
* B& e6 j4 ^# r0 o# [; I1 zoutput mcasp_ahclkr,. |! d1 {/ U/ X9 C k
output mcasp_aclkr,
, l" ^( `2 Q( e' @output axr1,
% {3 f# t& u9 F# J5 X1 A1 P assign mcasp_afsr = mcasp_afsx;
/ }+ i- d. k9 W. M# ?assign mcasp_aclkr = mcasp_aclkx;9 f8 W+ x- t0 O; e m
assign mcasp_ahclkr = mcasp_ahclkx;4 {! \5 G" x7 o
assign axr1 = axr0;
% B; Q$ m R+ u) @/ t' X2 ]$ w- O" A9 j+ ]# O/ V
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。 ! l$ A! d, ^3 j9 |
static void McASPI2SConfigure(void)5 O4 O) p2 G- m/ k( e
{4 t( w! H& {* S9 k$ c0 l1 {
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
7 _6 Z# [: P2 ~0 q' i }McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */$ X9 g0 @$ V7 h V: s- z J, `
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);( Y3 R# a; u C+ A3 f4 }( H
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */
, l( q' @9 z) ^: y: rMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
: r$ k# s% T# u# |, @$ r, `/ {; OMCASP_RX_MODE_DMA);: {' K0 G! [3 t& ]. r# B$ L0 `
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
9 p* {1 X& W- z4 x; I( KMCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
* f% Q8 h8 ?% t% \" l8 _: iMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, / F1 s1 I! |8 c$ B" v7 i
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE); A; O$ J. ^. S6 j/ h) g. l# f
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
" ^$ P( r$ X$ M% m! `/ k6 `MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */& e, c$ W- L7 {; `
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
! k- i- o) n8 R+ N: Q/ fMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 4 ^2 T% X! v: u, q
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
9 k( I# G& m8 W8 N: s0x00, 0xFF); /* configure the clock for transmitter */
& S; C1 v( C! c1 |McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);5 f# L* r' s8 M1 k3 U8 w5 l
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
8 R; e) B* `* R5 x- J! ZMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
8 Z9 |( ^. U* A0x00, 0xFF);
. P. K: T! N3 f6 b: `4 K2 A$ j$ ~1 y7 o& Q2 x5 K* n
/* Enable synchronization of RX and TX sections */ D/ D7 B/ P. N+ L+ q
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */- L0 P, A5 v, m8 h/ n- o9 P
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);' ~! W. x0 @* Z( L! G3 L5 R5 @
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*8 @ W* B) s: `+ Q4 _7 V) G
** Set the serializers, Currently only one serializer is set as
# x& N( a, o$ O" j9 v1 Y0 f** transmitter and one serializer as receiver.4 E' V# C1 ~+ q4 K" z
*/
! U: R. \, W7 _& i) TMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);0 e. [* {2 T' k z' \# C
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*
! s( a' U) ?" `5 p1 M( Q** Configure the McASP pins # P/ R* d4 j4 z/ z
** Input - Frame Sync, Clock and Serializer Rx
" x1 T% i. y# Z/ s& I' Y** Output - Serializer Tx is connected to the input of the codec
2 j u( U# K9 v: F- n*/6 n0 g: l7 e6 l4 d
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);0 `% K! \& G5 m
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));& `' |/ ]/ L0 T% v# m3 B) o
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
; w0 q; q$ D. d| MCASP_PIN_ACLKX v: b/ F3 M. c, w& D3 H4 `
| MCASP_PIN_AHCLKX
- r2 {" q ?% F1 a r: k- r4 ^| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */
3 N6 x, A# ?4 l/ hMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
" P3 t! L1 I% s' F# }" Q. @$ ?| MCASP_TX_CLKFAIL 8 [, }6 V' \; |2 ~6 O, W8 r
| MCASP_TX_SYNCERROR
8 K/ @- s! f* L$ C7 h% p| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
8 r' g! U' i6 A3 Z6 b" P8 ]. Q; T| MCASP_RX_CLKFAIL n% O0 o5 S/ l& f7 k. A+ e* t8 _
| MCASP_RX_SYNCERROR 1 h' k# J: w6 S6 ^! Q
| MCASP_RX_OVERRUN);3 s4 h3 ~) C% X* C& U
} static void I2SDataTxRxActivate(void)
* Z# N! ]* ]/ {, E4 W6 [) j; E+ V% x{
5 T" n6 p8 k' u" A! h, k3 S/* Start the clocks */) D3 h, ^* [( I0 r
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);1 }& a: N" M# f. d! f/ ?
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */$ N7 K6 i1 g* Z- `
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,0 h3 x+ ]6 V, ?. Z4 ?+ H$ t+ M
EDMA3_TRIG_MODE_EVENT);& O. _' b8 i$ W: @# K
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
8 Y# v0 m1 R- p0 @ ]! u1 p& V/ nEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */
: @: B" q/ a9 n- _8 L# ZMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
2 C# c s, L" Z- {1 }- G; bMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */
2 t/ V' Y5 @' y L/ \% dwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */
& e u! N4 V8 ` W+ EMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);$ K3 \$ {! H* X, N; V6 R3 K( `
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);8 c8 y- _! `5 o/ ~8 e( D
}
( l) X$ ^7 H) J* I: t Q& f请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0. - u4 F3 r1 ]$ `$ @! u
|