MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
3 [1 |4 _0 M! f! E" sinput mcasp_aclkx,
input axr0,
  B8 {% {2 N) d
output mcasp_afsr,
  a  S3 V' K% J; X# Foutput mcasp_ahclkr,
output mcasp_aclkr,
8 x$ x% [- v1 P- I& Youtput axr1,

assign mcasp_afsr = mcasp_afsx;
+ p: X; B+ o0 vassign mcasp_aclkr = mcasp_aclkx;
  L. q3 {+ c7 p/ j0 x6 ?0 v- f/ ]assign mcasp_ahclkr = mcasp_ahclkx;
5 ]7 N; h9 E, b& I& g  Massign axr1 = axr0;

/ M2 ]* f$ l) Z, }

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
. r/ C/ o5 p/ D5 b$ |{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
- H" j2 ]: ?7 @  tMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
% ~5 d, U5 S8 w$ ~. _: DMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
8 Z  Q5 @6 N7 H' W* I/ _McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
  f# z9 G# }- B! ~  GMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
) m; ~# J8 ^4 ?+ m; d/ FMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
! Z9 Z4 H9 t9 A; T- J1 CMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
/ }3 a6 O: {' v6 i9 I% P4 k
/* Enable synchronization of RX and TX sections */
3 T- Q6 I7 F  YMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
  F  j3 c) |, v8 w+ g; p6 hMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
  k" `( v% Q9 C' g" p( ~6 [McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
4 i% X" [# C* Y0 b- }$ Z** transmitter and one serializer as receiver.
! v' j+ Z! g' E+ C, u. M# ~% K*/
7 U7 V6 A+ H6 N: I  T4 yMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
& w4 ], `2 @  T8 }" H( g+ ]McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
4 F3 y) u- r. V  l% d, F* y** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
+ s0 K8 ?/ [; n% V( x- Q7 S** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
. T5 f8 I* ]  ^& B| MCASP_PIN_AHCLKX
& n8 D7 J' P) ~3 a| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
  Y. {6 w6 F0 R7 G! U& u' qMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
  C+ S8 P2 t+ P| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
/ R2 n. l. s# K* e7 R" h}

static void I2SDataTxRxActivate(void)
/ ~+ Q6 v* i" s{
+ J& R4 L* p  n5 X) M) r2 }6 n' i' a1 l/* Start the clocks */
1 L6 u4 |8 [8 z5 [3 s) V- LMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
2 l# S( U; P3 M8 ^& x7 f  ^% iMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
5 y7 }& g) m+ a2 EEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
/ J0 M% M5 N1 F6 m: cMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
+ H( K  D/ B! o8 B* r9 }1 X1 {! `McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
2 T" f" ^% Z( R* x# U+ d}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

/ Y7 N: h) j/ k& f! N+ M