MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 11246|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,9 r5 c9 o* D$ J1 b/ [: i  X
input mcasp_ahclkx,
, A& E9 o/ U, @& Tinput mcasp_aclkx,8 b4 C9 K2 D. x; `
input axr0,* }/ N+ |' N0 S# |
- m+ \7 c4 I, n' P) D0 R$ B
output mcasp_afsr,! ~- W# b7 s, S( d! [
output mcasp_ahclkr,$ N2 h1 x! R5 Q: s6 F& ^
output mcasp_aclkr,% I" T* I6 N' R9 U
output axr1,; @" W' Z8 ]# z6 b# B' I0 g
assign mcasp_afsr = mcasp_afsx;
& ]" w2 [2 k1 Xassign mcasp_aclkr = mcasp_aclkx;; V- t) g, ?& M7 I* U2 X1 b
assign mcasp_ahclkr = mcasp_ahclkx;
" O! I8 F7 H8 ]5 j6 w1 [assign axr1 = axr0;

8 o5 D, X  A/ k, k
1 F6 L  ~# l8 Q$ p3 }8 C
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
: ^5 e) B9 G* G$ x
static void McASPI2SConfigure(void)
! w+ Q1 S9 s& ]1 A0 t  W{$ v0 s) n. Y. K% A1 W9 l- N
McASPRxReset(SOC_MCASP_0_CTRL_REGS);$ E2 ?& e3 _3 m+ J$ w: N
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */) a. a/ M6 G! y, G- m; n0 ]
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
9 T. ~. i' s$ \! ]McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */) R, R+ r) y. j1 Y1 w* }
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
% p- \' q7 |5 j. m5 JMCASP_RX_MODE_DMA);' _  n+ H/ Q" |! \" q8 [
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,2 k4 ]5 G# P( y
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
* Q$ {9 x, X2 ^2 ]/ zMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 7 v* \7 c- Z4 l2 \$ h0 r
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);. T% Q- x! L% d+ E' k' T) |, S
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, 1 }1 @1 l- {- G# a$ R
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
: g) S: h/ q2 Q% H9 B' jMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);% n& B9 H$ h- l% M
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
' o5 i; e( A' _/ d- EMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
: T6 _" g0 H# d+ X2 V' x' Y; ~* e0x00, 0xFF);
/* configure the clock for transmitter */" K6 g$ s+ M8 w( e# B3 K" m9 S
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
( ^2 I3 d" G5 L* LMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); . ?7 a! T! o2 V
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
% G" m% T# ^' I: k0x00, 0xFF);
7 `9 F' `: q- p: S. n* f& F2 b- K
/* Enable synchronization of RX and TX sections */
' d5 K0 U7 `# V" {. [8 f' x. PMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
7 ~- P% u4 P) A' X7 GMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);% Z* N" ?& a8 c/ c' a
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
7 w$ m. ^/ g6 v+ q0 F& e$ g, w** Set the serializers, Currently only one serializer is set as
' G( I! K0 x+ z& U# }$ Z** transmitter and one serializer as receiver.6 i; x) ^$ I7 |, E
*/: z  `! L- K0 s! ~' e) p
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);% Z; p' x! p& _
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*  i1 i7 ?  b( F% K
** Configure the McASP pins 0 t' t8 o6 t4 E9 k+ t* _
** Input - Frame Sync, Clock and Serializer Rx6 v* [, j; x; ]) L5 g0 ]# C
** Output - Serializer Tx is connected to the input of the codec
  l# @* A% m% L" \* b! `! X*/' A+ u1 A/ ~( |8 P
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);4 F1 ]( l8 z. c9 c1 Z, T
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));2 V& O' }/ G8 |+ z! p
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX$ o2 Y! u" {4 `8 z: Z- z/ A
| MCASP_PIN_ACLKX
8 u! J5 [0 O+ L2 s& E| MCASP_PIN_AHCLKX; d1 |6 a6 g8 ~) i- L% A! t
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */" b/ }  H, W9 |" z0 k3 S0 g+ M2 |
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
& U! l& u/ g3 \, \| MCASP_TX_CLKFAIL 0 \, X7 V6 F, ?; S, Y+ d; r
| MCASP_TX_SYNCERROR
1 a0 V' A+ B! B3 P% m, q| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
; C! ]+ W  w- x1 C* [| MCASP_RX_CLKFAIL
, l2 y9 v' d$ P% V# ?. i| MCASP_RX_SYNCERROR # U1 K( B$ ?+ T1 Y/ y- _  p
| MCASP_RX_OVERRUN);
, \1 J% U" S- F, o# L1 \/ f5 ~}
static void I2SDataTxRxActivate(void)% s0 |7 d2 [: j( t# O. H9 b% q
{  n  r* U! i! P2 I
/* Start the clocks */
  b1 x! K" x4 ?# eMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);) k* b2 M2 }! J+ R/ X
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */6 H7 [4 M4 }; ~" s& R
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
7 S) l6 p: |$ C: [# f* }. HEDMA3_TRIG_MODE_EVENT);
; R% a& z& ?& |2 {/ rEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, ) B, {3 Q6 K8 o8 L3 L
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
; o+ W* N. o, m, @3 L; m6 DMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);9 W% V; C0 b; \8 l! |4 ^5 o1 }" K
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */& \. E2 M8 \4 Z: \4 ?
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */! N* i+ p( j5 B0 t- g7 p% f
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
6 {5 e+ f# m* F+ M: @McASPTxEnable(SOC_MCASP_0_CTRL_REGS);: b9 m, h3 i8 D7 M
}
) H# [! r( [  H4 L1 K
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
. I3 Q: C8 C% K! r5 R
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-2-28 05:19 , Processed in 0.044327 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表