MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
) ?4 z6 @/ K; I- Q% einput mcasp_ahclkx,
input mcasp_aclkx,
input axr0,
7 Q( \4 @( u: M" l# |
output mcasp_afsr,
output mcasp_ahclkr,
! R9 P9 x9 v5 n# _! p! q4 ?( joutput mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
# W) l) A2 m, @7 c' oassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
1 f9 C- d; `* l+ g6 A8 \assign axr1 = axr0;

+ v' k+ g; Q. t8 D  W3 H7 r
) M, o6 U& [$ c* X, ^

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

* ?# b0 C8 b3 o* S6 `9 J3 o

static void McASPI2SConfigure(void)
0 r4 |2 f5 b  I1 n7 h{
5 I' z6 |7 }& M9 b8 s- V$ ]McASPRxReset(SOC_MCASP_0_CTRL_REGS);
& y  x, ]: L) q. U/ Z. W4 RMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
- x8 Y$ B/ k; |* B! `/ ~McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
6 j$ G# W9 y) Q% WMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
1 G, Y! Y* F& e0 Q% X6 d! [+ sMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
  G/ C3 E9 l/ s6 ~  s6 ?McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
& b0 z! t1 b& y% \0x00, 0xFF);
( H% W) ]$ d1 j7 t( C+ d/ B0 {
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
2 }6 [) ?5 I& u5 `" rMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
$ j9 ]4 u7 K$ k" `' @** Set the serializers, Currently only one serializer is set as
6 S3 w; b& j% c+ P: C** transmitter and one serializer as receiver.
( `' [7 S6 y6 Z0 M/ B+ h*/
9 N. m+ j; T! ~9 b& c, WMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
2 s, B0 Y" R* Z: `) @5 J: q  R** Configure the McASP pins
+ G; i6 b% Q6 U4 Q** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
' o! Y# u8 ^2 [5 v& M*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
: b1 ]" c' E# A  s) L; f| MCASP_PIN_ACLKX
2 F: }" B6 c6 C0 o+ R| MCASP_PIN_AHCLKX
# ]) t/ \- e( G% |3 p2 i| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
' F' |# n+ I$ f) t# ]  ]| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
1 C% P( r* D% @0 r: v9 w8 @| MCASP_RX_CLKFAIL
; y/ H- X8 M4 [3 k1 {9 o| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
9 r' _' q) D- p. a& V' a/* Start the clocks */
* `0 \, }; T9 b, H  x% X5 ZMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
) f: \5 Q- C2 ~) T- p- pEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
5 q1 e: s  A6 u% e$ \/ p. }McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
0 m9 D/ _0 @* {McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
+ J% C; |1 F8 \* ?, g, M4 Pwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
4 R& \: O; h/ F, z- o5 mMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
- f& d, a& l. m) R+ U$ B2 M/ bMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.