MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
* b. I, o" M7 t, zinput mcasp_ahclkx,
% V! `1 [% r8 C- Rinput mcasp_aclkx,
input axr0,

output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
0 `: N2 h% I7 aoutput axr1,
4 u6 K) x) x& _) t/ Y' t

assign mcasp_afsr = mcasp_afsx;
5 d; q, D) ^( D! ^7 Eassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

, n5 t, k% U" E5 Y' ~3 `
$ T* a0 E1 y9 ~4 k! i

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
3 j9 L# T8 {- j1 C  F. I, z: JMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
+ Z* N6 p1 W, Q8 J- D3 G8 r3 s" gMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
0 P: u+ `, A7 P( ?* j) F, c5 iMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
3 w1 G- S9 F7 \- X! X- j* bMCASP_RX_MODE_DMA);
& O" i* ?) m2 \7 d" }  uMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
3 K& b) X$ {6 ?McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
+ B2 b* S, h2 J$ d; o; SMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
+ d) h5 i1 t  B9 d( ]+ x+ y# JMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
6 L. m# ~0 \( J  o0 ?McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
5 B7 f' ]/ v- _+ T8 R5 e6 p0x00, 0xFF);
+ P, D% L* h9 f1 d6 W+ N, ]5 |) v* g7 n
4 {1 b! u, t$ ~. j7 R0 i/* Enable synchronization of RX and TX sections */
5 u; s% t& d# l# z4 t3 ^0 OMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
1 ?: h7 B$ J: d& ?9 GMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
0 q9 y3 K3 n6 u0 H7 iMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
7 v9 }+ T. E  U- V7 |5 S8 [9 |, Q** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
% n) n: [; v9 W3 I1 P; o7 n( @McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
3 X$ d2 J1 }' R) Q& W** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
) {1 f, k3 n% z8 Q: |8 N! XMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
) q/ R1 X. p& }| MCASP_PIN_ACLKX
2 d; M$ x. D7 C" U| MCASP_PIN_AHCLKX
, T# p2 o% e- P. D8 c1 _' I" E3 {' O| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
, e- u3 o& A2 S9 z( P* G) }* G% A- O' EMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
! l4 w/ |6 C& F5 z4 j| MCASP_TX_SYNCERROR
1 B3 h% s' K5 \  s4 r& A' i" \| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
/ p. K# d' U; T4 h: E$ R| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
6 ]- F3 w, m& \9 G) W) U| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
8 W- M& r1 O" [/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
2 Z# J/ q4 J) G. Q5 ~5 {4 \/ u% EMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
* Q4 p2 ]8 z2 s% [8 ~6 a* Y; fEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
8 h! z' W. F' n- xEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
& b/ X  u1 J1 C& ~% H! ^McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

( Q# G0 s9 W: m

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.