MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
9 k! {1 F) s" _8 ^1 I7 ~9 P0 |; a4 tinput mcasp_ahclkx,
1 O# A$ y9 q& ]8 Kinput mcasp_aclkx,
input axr0,

, m0 }& Z' N* C: d! P& doutput mcasp_afsr,
1 X& j: n% `  ?output mcasp_ahclkr,
output mcasp_aclkr,
& m& r1 @3 M5 v# c* v: ooutput axr1,

assign mcasp_afsr = mcasp_afsx;
0 T( a0 E# c/ F$ X7 D- n. G0 i& Sassign mcasp_aclkr = mcasp_aclkx;
& R( O) m$ h. e) j" A" q* P; Aassign mcasp_ahclkr = mcasp_ahclkx;
/ ^5 v8 Z6 r. B. N' {; ?3 @* Kassign axr1 = axr0;

- w. O% ]- ~. `
  t( b5 x) h7 @

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

6 L9 _/ Z& R/ X' T0 |3 C

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
* ?- @$ W# T' n$ A$ D/ kMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
) o- _+ k1 \. _- F6 b9 ^  o1 KMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
2 w5 i3 _+ g4 i. |& bMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
2 y9 D9 B  `* p8 XMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
% H/ _8 b, e. ^& O. D1 aMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
  ^0 o3 e5 o( k# y3 U& HMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
& ~! M4 T' E5 z, w7 |6 NMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

2 o3 ~5 A6 B% x# m- j6 R9 v' _+ S; A/* Enable synchronization of RX and TX sections */
) i( n% P1 X& J4 VMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
. c" d' C' @/ p3 hMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
; h& {3 F% }  c! U6 H5 VMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
- ]3 O, ]! M) l+ W% v- P, \** Set the serializers, Currently only one serializer is set as
" m' O! A5 L7 O7 [* C7 ^& N, g7 B** transmitter and one serializer as receiver.
" E% `5 q, V$ ]: r+ d: n*/
6 K  Z# C7 G6 i  `6 ^# X$ N) ?$ XMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
( ?( Z2 A% N6 [  Z" l0 \** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
) p& Q" Y, T9 d2 ~6 R1 _*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
3 L2 j* B3 {4 s' C/ X; QMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
* B; U) G4 X9 S* ~8 |- F| MCASP_PIN_ACLKX
) w5 f" j+ c6 i( G1 C5 x/ w| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
, k) N/ S8 G* ?$ Y9 I; j) I$ C| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
+ z1 J/ v+ V. e1 C| MCASP_RX_CLKFAIL
8 b4 B" y4 @* t. r/ y. ]| MCASP_RX_SYNCERROR
' }5 o7 M9 X5 t1 g4 R9 G| MCASP_RX_OVERRUN);
4 y4 |8 D: M" p* L8 e8 l- A}

static void I2SDataTxRxActivate(void)
{
2 E8 o. S; K# D/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
7 h0 \1 O( u' R9 i" }: bEDMA3_TRIG_MODE_EVENT);
* G  s4 ^9 {1 x+ L% XEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
# Q$ {% d7 O, a4 E" ?9 [: ~- rEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
6 T, j3 i/ s0 v3 I8 f  ^McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

' F+ c# {0 ]( L/ G. z' N' e1 ?+ w9 w

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.