MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
* p+ L8 @4 E  Y( y2 J0 hinput axr0,
# M, v5 H4 U$ F' a" ^7 `
output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
: L3 [* h/ T4 P! }* E

assign mcasp_afsr = mcasp_afsx;
% c9 V& q" D+ h( R) Sassign mcasp_aclkr = mcasp_aclkx;
$ V# c* A/ t5 l3 @6 f& }assign mcasp_ahclkr = mcasp_ahclkx;
3 ?3 a7 u6 Z9 n7 I  ]3 Passign axr1 = axr0;

9 l* z) r7 V& q
1 C9 c  T1 w- Z# S) k. e

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
- Y% z& I' {8 k: N* d{
6 H( }! ^& F, R( d) EMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
" T( h+ F7 I' a/ b/ a, _McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
4 d  o. M+ ?4 P* U. BMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
: y( R! t% N5 D( w5 c9 XMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
7 H- m8 g4 g6 C% a: M# qMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
" a/ V4 c( X+ }2 E9 IMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
% ^5 X( b  `# Y# t! o5 u) mMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
" K' w4 x3 e) \! F4 [9 s9 e$ gMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
  s" o% Y6 \+ M9 ~/ U/ t! E7 wMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
0 }' q! ]4 t5 r1 r8 T7 GMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
* H5 `9 G9 ~0 H) v# |  OMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
, Q8 u% P, }: s; o) IMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
2 A" `  |& K( @$ {McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
( B! ?$ i3 T( T  W0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
2 _5 a/ h# T$ S3 s  [: y3 M' fMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
- S: V+ f+ b' F' _McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
: d- O/ o$ b4 t. c** transmitter and one serializer as receiver.
! {6 ]$ q" n4 t+ E8 k6 b*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
3 t) d  v3 u+ R2 ^( w** Input - Frame Sync, Clock and Serializer Rx
) e, {8 p( v4 Q** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
  J4 K6 }8 p8 r5 E/ [- ^9 gMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
) \8 H0 p( a3 k7 w| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
* r. o/ c  P' C& G' q9 v' W| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
9 h* d; a1 F! v| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
9 M2 `6 s$ _" _6 |" Y| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
$ S8 [% Z8 d+ Z8 }- f- d& L9 ]| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
, K; M% h. H& e! C  ^; \% ]. v0 u1 H{
. t5 G+ k7 T/ p* D- c/ D# j1 `2 ^/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
" J9 b4 ?, u- O/ l. DMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
# L5 s* ?: [- s" m* eMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
8 Q1 o- C4 {/ h7 X" @- HMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.