MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 12257|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1216

积分

金牌会员

Rank: 6Rank: 6

积分
1216
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
5 R; ~2 x; Z; I8 ]input mcasp_ahclkx,
8 ?' {% }& z( Y. `4 Sinput mcasp_aclkx,: h5 B5 r. \- {/ W
input axr0,
' [9 ]' ]' Y  g2 \0 a
! b) y) u& G7 O+ V+ x: Y1 J1 h) F: E- Boutput mcasp_afsr,7 x! {$ \0 p$ S3 _& @
output mcasp_ahclkr,
% i& r( K; D9 R. ]- N; Youtput mcasp_aclkr,3 u- b' F" \" m" }
output axr1,
* S1 c; p" |2 {, ^
assign mcasp_afsr = mcasp_afsx;; ^2 V2 ^! c' @  K. E& s! x3 u4 X
assign mcasp_aclkr = mcasp_aclkx;
+ i* v" \* y, z' ^7 ]9 _+ fassign mcasp_ahclkr = mcasp_ahclkx;
: \7 r  W4 x4 Gassign axr1 = axr0;
# s' O1 o$ E! |, [2 O6 Z  ^- U, i/ C
& L# _. ?; {! Q' a! q0 r4 e* n2 k3 s0 n
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

+ U4 f/ l6 Z, b
static void McASPI2SConfigure(void)
( L% t* E1 g, I. P  Z9 O8 z( `{
+ M& L% \# }* wMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
# Y& q" G$ L! O3 v( lMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */4 |( e' X9 \* @9 F" U0 @' A+ `
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
* S( _3 U  g) LMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */. e* f- G' t/ N: N
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
( S, \  q  \7 p3 t" g7 wMCASP_RX_MODE_DMA);
6 t! M! c  c3 N  T# r0 v" [McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,5 B' r# z3 ]7 e- N/ r
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
! P  A2 L& n, b" t4 @McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
! m  v% ~1 G4 ^1 IMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);' x3 R: J- Q- @9 n
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
. G" q: [9 o* X0 L# uMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
2 V1 }+ s" G& `5 T; @: C+ h+ |McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);6 v# o8 O; Z0 E2 n) K3 q7 I6 b
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); ; l8 B/ u  s6 }2 L9 K& @9 U, I
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
+ w! g1 A/ B  D- }2 l+ L3 E0x00, 0xFF);
/* configure the clock for transmitter */
  d  _# @0 u) i' GMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);" _: D, q8 K! q1 o4 Z1 M
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); % h  A; R- h6 j
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,; \# M5 `' |$ o1 q0 ]- j2 D
0x00, 0xFF);
2 {& [4 D- k: j; @% Q- D4 u* B) M9 b- B( N; a. k3 F
/* Enable synchronization of RX and TX sections */ , o8 v2 n# A/ q3 E# @
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */& d7 P6 U( f$ q' u
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
( X& E5 k  k- jMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
3 P4 j: \9 X+ n9 ], D5 B** Set the serializers, Currently only one serializer is set as
/ j4 ^* A  B0 y8 z** transmitter and one serializer as receiver.. ?2 j/ B5 m( V/ X3 [% K0 j9 M
*/" z# q2 u1 z1 Y! j; r
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
' I. S2 R/ @; y4 O5 XMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
0 t+ g  H; p. b+ e: `% s** Configure the McASP pins 7 ~2 w. j  [% A- Y5 X% H
** Input - Frame Sync, Clock and Serializer Rx
3 T8 G; J( I* m6 s9 C** Output - Serializer Tx is connected to the input of the codec
" f( K, M: {- f" J2 B& ]  W*/
# G% K' T7 K( `McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);6 A. Y* u. Z3 {3 Y
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
2 {" `% E  Q/ N  `+ |) i( IMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX  z9 C* P$ o8 _3 c+ i5 x
| MCASP_PIN_ACLKX" N5 ?' P1 ^! B. F& e+ m
| MCASP_PIN_AHCLKX
. U' G$ p( @7 q$ k8 N7 ~| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */4 y: s+ R1 p: k+ L
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR + e. s8 V! x% w2 X* p
| MCASP_TX_CLKFAIL ( L6 B" u- t7 e4 p( x
| MCASP_TX_SYNCERROR
1 X" j+ E! C2 L3 d( }- K0 v  ?2 q| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR 5 {) V& E0 a3 m4 C2 t2 I, L, |
| MCASP_RX_CLKFAIL9 {* X- S3 X+ [9 V9 n5 C3 Y
| MCASP_RX_SYNCERROR
. g# y" C( r; T. R/ g  c| MCASP_RX_OVERRUN);/ t: s0 N$ q) u3 |2 a
}
static void I2SDataTxRxActivate(void)3 c5 d+ [7 B. t& r! I0 l0 U6 z
{
' b$ A1 C8 n* m/ N/* Start the clocks */
. J" n& [- d* ~+ u% cMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);0 N) s0 W) y4 H9 E. c! f
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
* z+ x0 |2 M! iEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,% V, _9 V  x1 u- f: I) J
EDMA3_TRIG_MODE_EVENT);
" N" x4 M9 r) U$ I2 X( zEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
, j/ f* D2 l) tEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */3 d1 }( S* D' m! e
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
( x3 T" o1 V6 k; }1 B6 o+ x1 N. WMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */) Z  X5 Z% x" d
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */! }1 e% B1 p2 a# \: R
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
; E+ f% j0 `1 E: XMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
" V3 E% z; e, t% L( w}

' k% v. L2 d2 T
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

# |- x/ g  d! j: E  l3 I. M
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-4-3 04:13 , Processed in 0.039955 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表