MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
/ c2 m) [5 V/ r3 V+ \input axr0,

% X4 h: K5 `+ _" m0 b9 D4 foutput mcasp_afsr,
6 X& e/ g7 z5 E0 }output mcasp_ahclkr,
. D9 J  h3 ~) S% i' l1 V$ {output mcasp_aclkr,
# n  C  e$ l& ^5 Z* N9 qoutput axr1,
0 T5 n7 l: b( v% C; F4 c

assign mcasp_afsr = mcasp_afsx;
' c0 Y) W' M7 N0 y3 ?) vassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
) B* i' C3 x* ]* s( d. b& V6 iassign axr1 = axr0;

  Z  M2 Z1 h, ?; q3 r  W2 p+ i. U

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
- a' P9 C8 R" B. c; \. ]5 RMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
+ [6 Y0 o* B6 ?McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
- \9 @* L7 X( S& \3 d* cMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
) y- D# F$ y: MMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
, }5 h1 b9 w% |; V0 N; x% e' x. G6 u; `: GMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
' q: K  `* D: GMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
2 K( T5 b! M+ ?6 t9 R' z5 J, B) C+ vMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
5 A5 e0 b! m  y5 |# b7 J* z0x00, 0xFF);

/* configure the clock for transmitter */
: K/ N' c+ }) s- }& yMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
0 S( v- ]+ E& [! [% OMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
8 r1 Z" ~  q8 Q0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
6 _: m" [2 W, n' `6 DMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
- v7 W. J9 m2 x+ t0 v5 O4 k/ Q( k0 D: O** Set the serializers, Currently only one serializer is set as
8 n5 n% |0 v! e- ]** transmitter and one serializer as receiver.
% n/ i7 }+ i8 V; H7 ^5 j*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
1 p+ N+ o: F# q  b* x' {  AMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
4 h# @) s% @6 V9 N6 B& ^7 {** Input - Frame Sync, Clock and Serializer Rx
$ I& w; H' g2 H+ P/ I( e** Output - Serializer Tx is connected to the input of the codec
+ t) m3 m1 }$ y# A8 Y' f*/
6 {3 B- D' X: O0 n5 T" t1 z5 xMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
! D) `% X2 @; C0 e. m8 @6 {9 U| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
9 d/ T# \! f1 _, l: T/ D1 n) ]| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
8 Q7 I7 u0 i' @  j- C- W) V, e+ W8 Y| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
0 i" M% d1 }2 B1 q7 ]  r# U| MCASP_RX_SYNCERROR
# W# k: \- D3 x: }2 v$ x| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
- Y5 ^, H+ h( _+ S" S' O( y{
/* Start the clocks */
! q" O& w: [7 z( [, ?! H( O, k7 oMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
, b$ V+ Z9 n: c' UMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
8 `) ]4 B. _1 ZEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
2 s9 u6 x+ U8 m& yMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
5 s$ h/ Y! S6 `6 ^" ^; V: lMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
. _7 s5 E; Q# fMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.