MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
) r  B  H1 B% Ginput mcasp_ahclkx,
/ C2 Z- l6 x/ `/ _input mcasp_aclkx,
! i. \/ G2 }8 ~4 d  b8 d  @input axr0,

output mcasp_afsr,
output mcasp_ahclkr,
5 h: j+ j( M7 l+ Koutput mcasp_aclkr,
0 J3 F1 N5 p# z7 }( ]* q9 l" V; Zoutput axr1,
3 Z1 e. h' v6 P4 w$ l* u+ C# |

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

% Z% ^- k- A7 v1 a6 }4 d- a0 f+ |
: h6 g1 y/ v) W% }& x" Z) c; J

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
2 B- a$ N) C' M9 H" w- N& W4 {  I{
  D& ]7 N$ f+ xMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
5 Y, ~( }) F: q0 AMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
! `0 W5 P3 f$ [4 f6 k, q7 z9 k% xMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
) P$ C" m% G* TMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
* }9 o% V3 v- tMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
' b* Q. {8 D  Y1 C5 Y1 b. mMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
: X8 k" Z% L$ M; N5 oMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
- J& I/ g8 ?7 w6 cMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
* U. M  M8 M: u& S* kMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
: j. ?% `2 D+ I* |McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
/ G+ Z! f- q% a1 |) y0x00, 0xFF);

/* configure the clock for transmitter */
9 E. Q' o/ c9 I- b1 }, wMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
" m  M! B( N. ?3 U3 h4 C0x00, 0xFF);
! @" p& ^( F9 {5 x1 `- H9 w$ F9 C
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
/ e, {# v8 Y/ ?$ P$ H6 mMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
+ h/ q$ h/ k" @# Y** Set the serializers, Currently only one serializer is set as
% D7 D6 U$ V, g4 q** transmitter and one serializer as receiver.
' ]4 t7 C: K' R9 j+ }# q0 J0 q& o*/
  }8 _; a3 b/ K! }+ a& n8 G3 n. O3 mMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
: I2 d* }9 w9 k; a' B( q** Configure the McASP pins
( j2 ~" Y# t4 Y6 }4 s  s7 H** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
0 p! ]% Y9 s, j6 R, hMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
  F# M! X6 x* _; [1 TMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
( l. b; J8 p3 C2 C3 n; j- Y/ H% u| MCASP_PIN_AHCLKX
2 a  n+ S4 ^+ q# O; q| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
, c9 I, w$ r: C' L0 i  F}

static void I2SDataTxRxActivate(void)
{
2 ?$ q5 M. u5 s; |: `6 f/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
) @8 V4 p/ I0 _9 l+ y. S* L6 kMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
4 m, Q% B; B' gEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
6 M. Y+ U) j8 G! x" MEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
' r4 h# F; x0 K* \5 ]) D0 h. hMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
- A$ X  D# k1 o% c! vwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

8 D. B1 |( t2 R$ O2 E. b