MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
/ j) z. j( |: @$ P- Kinput mcasp_ahclkx,
input mcasp_aclkx,
$ u& t3 R; U% l3 Uinput axr0,
! s8 V( `$ ?2 U6 }9 y
: C- H, v3 ^; v% x- ^+ o3 Y9 Qoutput mcasp_afsr,
2 N: ^% y+ F5 E% Loutput mcasp_ahclkr,
, C. ]* g! K+ T" F2 uoutput mcasp_aclkr,
7 `3 @/ w% I" s6 V8 voutput axr1,
; H# p0 F% e2 P) q# P! {

assign mcasp_afsr = mcasp_afsx;
: f' k5 N' T$ ]) v2 ?, O- V* `% q1 wassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

/ g  O; @  F1 C" K
# i! {7 X+ \; s( W

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
! z3 J  x" s7 W( a( K9 o0 P{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
  A3 z' E: B# JMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
4 p3 ~: S% H. T( n, c# Q; `0 lMCASP_RX_MODE_DMA);
" x4 ^* {: O) A3 V7 @# fMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
# K* h1 [: |8 K5 O* V- O5 j3 ~& C4 ]MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
5 |; |  l7 H9 a- T. t: Q/ D3 J3 E* J6 zMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
* D# {$ `+ r% s6 Q2 I. I" KMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
) _0 b* q9 U9 h% }+ S6 [$ `McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
: {+ J1 J3 E& p4 O4 H2 LMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
6 l0 j3 t1 k4 w0 gMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
+ o9 m( }) K: N# A5 I$ |0x00, 0xFF);

/* configure the clock for transmitter */
% o3 z' B1 v8 ^5 u. U- ~, LMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
: c; u" I* L* T# Z. ^/ ~' ?5 {McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
3 `; _, P: b& _5 K0x00, 0xFF);

6 J8 o6 X2 u* P& `! W3 ]% K0 C/* Enable synchronization of RX and TX sections */
- Q+ ~0 @* `% P) U% _- }5 r1 a2 EMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
" [& r2 D( h. }McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
# U4 f) }( N& t; K2 Y5 X; VMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
/ V( c. A1 |) m/ `. X5 N** Set the serializers, Currently only one serializer is set as
' N, t: K6 c5 W- t9 N# _** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
$ b5 A4 L: u8 n+ D5 S** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
* y8 T  R% Q9 J' `McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
; R: i1 v' j- m| MCASP_PIN_ACLKX
4 J; q) {0 Y2 U/ Z# K# i+ M| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
  t3 B: R  ~+ |3 Q% W6 C, f| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
* G  s9 l4 c5 g9 ~| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
, X& c$ M) I9 p7 j# l5 T| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
  V5 y5 h2 g* N* [! P{
/* Start the clocks */
! v! p% M6 M( x* X8 A9 O% QMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
' g' E6 i* M, o" Z6 EEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
9 R6 h) \" b! h- g* `" a$ YEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
$ \$ o; ^) c7 ]2 V3 o9 r; q, Cwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
2 A; l' p/ z: E$ f- X; C) gMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
7 R! p$ ~1 v9 l}

- T* n" j6 m! R- \8 K) j

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.