MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
7 U1 R! V+ {3 Cinput mcasp_ahclkx,
0 Q6 T8 }1 g$ I+ I$ Linput mcasp_aclkx,
input axr0,
' m0 |+ |6 ?& }% G3 i+ w8 m8 Z: k  n
+ C4 S6 u1 u+ `output mcasp_afsr,
+ H3 `7 X! G$ ~$ R8 \output mcasp_ahclkr,
# L- r9 f- o; m) A  Doutput mcasp_aclkr,
, a. C8 a0 n$ B' w! \0 b8 @' S6 Routput axr1,
9 ~4 m  Q1 r% r1 P- t9 ]9 l: g

assign mcasp_afsr = mcasp_afsx;
. A# }4 [6 P0 z( D9 }  {4 K( o$ _assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
3 o5 [! O3 D) Sassign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
0 m) k3 O" H2 \{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
& V' \; f3 l3 i& \) C, Q$ UMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
, i* C% y; x1 T2 pMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
. I7 P9 r6 S, p. X5 uMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
2 h+ I  l0 r) x0 Y! U" r! vMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
' }+ R, A1 {0 HMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
! I" g$ j% Q3 k- u1 V  z% S/ i& yMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
( M, V% X3 b" {McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
9 C' |$ @8 q+ m8 u  o) a) ^McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
) ?) K1 h6 A4 Y) C2 K0 r+ lMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
* @: n5 a$ o! [0x00, 0xFF);
1 [- P2 X  t& n' r3 R7 ^
/* Enable synchronization of RX and TX sections */
' }- f; f+ F/ U+ a: T" a- e& ]McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
  u& _! J/ I: ^** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
9 V7 X6 q, [9 z7 @*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
$ ]9 @; ^: o8 D# vMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
: m" O3 [1 m. l: q" y4 d- U0 C** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
8 \: ^( h! D; U  zMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
' I/ @* `- h$ v# y% HMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
& B4 Q  {/ n7 t| MCASP_PIN_ACLKX
# M9 d! L  [% v2 ]| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
: P# ?+ ~8 N" z8 p$ @| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
9 z5 A  n1 l/ D$ v- s: k7 V| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
* W5 R# I% @% [3 Z- s+ V% l6 \1 i}

static void I2SDataTxRxActivate(void)
{
5 L2 E0 ~* N$ I/* Start the clocks */
. Y- s- A, n- BMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
0 `8 U$ `: T5 ]. G2 A) s6 yMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
+ y9 J" c2 q0 x5 i6 W5 P! UEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
% d5 b7 D+ ^0 m. |! pEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
+ x8 J" {9 Z1 `1 c" r3 P}

: r  D2 U8 |% ]  O! v6 j& y

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.