MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
- Z/ h9 V$ h, O2 g$ vinput mcasp_aclkx,
3 V0 M6 T6 f9 W8 y& e+ i* V: r2 [input axr0,

output mcasp_afsr,
output mcasp_ahclkr,
' t* C5 I* X" P1 x/ G* Z. m4 Ioutput mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
% L$ D# d# R  aassign mcasp_aclkr = mcasp_aclkx;
8 d1 R: W: S  cassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

! V* Y# I! Z# f3 N  z5 y7 c, l9 \

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

* ^" T$ m! b% e2 G- H/ j

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
1 y/ s, U( V, _& }( ^McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
, n- M" ~# A) C, K$ A" SMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
) A* b- g5 M2 t' M4 DMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
+ f- ^: _! B! B+ M! n8 KMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
8 c8 R( T& S* C3 Z$ b$ |) G6 @McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
8 O! d6 n& n& {" |/ U" s6 OMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
8 ], p9 M& V- o; o, `) s& J1 dMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
6 X' M% N+ }: M1 A" {8 g5 RMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
/ t$ [% w  w0 [: g, q8 C9 a0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
& m" s% t( V5 \0x00, 0xFF);

4 R2 S3 z3 I6 {/ R, Z" _/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
+ }6 g- p9 z8 c2 U3 ~+ r  y& IMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
5 u4 U# \& O  G+ @3 s** Set the serializers, Currently only one serializer is set as
7 @" b1 j2 j1 q( S2 @** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
9 M  c! u1 ]' y4 @- }2 T** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
+ P- H1 w3 M* W' o8 P8 FMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
, }& ?1 r8 f( i& k) L7 R* _McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
6 d8 S0 R7 S% n' f| MCASP_PIN_AHCLKX
) h4 j5 z3 h5 |: t| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
3 n- p; U7 N* U: t2 q) ~! O| MCASP_RX_CLKFAIL
: H9 L/ O/ |* n, J4 a7 s| MCASP_RX_SYNCERROR
& B/ F6 Y3 C8 @7 B- S" w8 C" H- }| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
/ ?! U8 p! u" C! I+ Y+ i+ T{
; G4 P; E( J, X8 v* r+ _) F/* Start the clocks */
6 c6 o% @% J8 K2 w- R; B1 ZMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
/ G: x! G* a6 ~9 v- M  I, ?3 dMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
0 H* |$ s. L* x6 aEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
- p: ~1 r% |' h  C2 ZEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
7 i0 J4 y5 k$ ~  h, _! jMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
+ `+ |! \. A7 V8 ^while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
) w- M9 c1 [4 q- S6 ~) uMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
- Q* ^# q! i% d/ i+ q- t* I. {* mMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

6 k# S$ Z% [! }; k- [* B) i

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

3 a. A  K$ i7 x  S