MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
7 f) \3 q) I, w% U) Iinput mcasp_ahclkx,
+ ?7 N. z! c' |" ]0 Z+ X' \input mcasp_aclkx,
5 R% |/ w7 u$ Ninput axr0,

- S( ]" |; L" W- w& l: n- M0 voutput mcasp_afsr,
output mcasp_ahclkr,
/ n+ U6 E5 {& Z4 a7 }2 r2 v/ |" |output mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
& k( h; m+ y; u3 Vassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

4 z" c1 _# [/ U

static void McASPI2SConfigure(void)
{
* @9 K# T, }  q8 u' sMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
& G' e$ O  v/ C' }9 l$ kMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
8 j8 \8 ~, V. k. u0 X9 SMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
! x" q# l. y# ~, n' ^( l( rMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
1 c% C# j! h9 \# z, ?MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
" E9 L" s- x1 e" B. a4 jMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
% N$ s5 c$ c; U! v" C5 \0x00, 0xFF);

/* configure the clock for transmitter */
3 u( v4 u4 f, _) Y" kMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
2 l0 S, k3 s. d6 W4 J. pMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
) @/ U5 J* C/ C( I& d6 c7 U0x00, 0xFF);

% n* l% m. `; y9 G  O/* Enable synchronization of RX and TX sections */
9 j; c! E, _- o2 H  gMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
2 @/ s4 h6 W% N/ Z( F1 kMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
  S2 u0 q" p0 JMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
5 F4 J6 d" F# B, ?% N4 u4 L0 r; b*/
4 o- C1 r% n2 w' AMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
8 u  G  v- `- z2 K+ a9 v6 d  bMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
' ?* S: ]( K, m** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
& p% u3 e1 K- P+ z. ~*/
+ m' M. p( c) l# t( R, [% r9 CMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
& z! {7 M7 E7 Z1 k2 || MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
& c2 @0 C. X4 g) X, r4 C| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
) X  C8 C6 r( [, U! a7 [) S| MCASP_RX_OVERRUN);
- B/ K6 i7 I2 a: ^}

static void I2SDataTxRxActivate(void)
8 E/ b  O2 ~( G3 G; Y/ T3 w5 C, n1 F{
/* Start the clocks */
% v6 g7 J' S) dMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
& g/ V+ m( c( G# Q! r- g/ z# yEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
# P$ o) Q; e; j0 I5 p( ]4 i" `; M& Y0 c, GEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
0 W' l; \: e* s6 L. b; dMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
2 w4 d+ t1 L& a: W* U$ J) jMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
  ?0 r' \5 M0 N5 Ewhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
! Y4 f7 j  _$ lMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
+ W5 L) ~# }, L) q- rMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

7 x. O4 |6 R2 ]8 `& H7 p