MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
% K6 a+ ~! C/ W5 a/ T% f1 _input mcasp_ahclkx,
input mcasp_aclkx,
input axr0,
0 k6 d  \6 k- ^; l
output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
2 C" c8 u6 [$ F+ D  i% Y

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

; V$ W) n2 C' w( m6 j% L

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
7 `: d2 B( Z6 |2 R2 U; {{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
) }- ]% g  z1 O- }& u. J4 iMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
& }1 r9 n4 y% x: i$ Y7 f. P9 _1 N( bMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
0 ]7 i- O4 K: K/ E3 ^2 u1 oMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
( ?% b  Z. A. Z3 V- cMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
% ^9 I0 _. o1 Q# z) o( T: Z. ZMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
% N+ ]$ q" z+ AMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
! ]% h- z# R; Y# d3 T: Z
/* Enable synchronization of RX and TX sections */
; y. Z" Y# j1 ^; ?, AMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
% E8 B3 B) I# K) Z& e# M$ KMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
5 q  E( X0 T2 p9 s  U) M. d" P** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
9 S8 f9 X8 e! T0 ~*/
" f' P; v: V' h0 }McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
, Q, c3 I# i1 BMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
7 s; C3 U- F, a# Q! V. j0 S+ j** Input - Frame Sync, Clock and Serializer Rx
3 {* d: M# O; ?! g9 |! H' E! J$ s** Output - Serializer Tx is connected to the input of the codec
* U; s) K: v+ s: f*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
1 E8 o( l7 z0 |: D# hMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
, l7 Q/ [( K  F1 j: p/ R( k| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
$ u. _4 R* ]7 h/ w/ U1 @( g4 q| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
; R; M, t6 v4 v  P- Y- O: |$ B# D/ kMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
( A: ]. u' `( l: h$ r" D| MCASP_TX_CLKFAIL
( `& u! b- h. N- G! \# D) P| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
" T; V. _, j' o/ Z| MCASP_RX_OVERRUN);
# X5 Q4 {0 E: q2 j+ p! [}

static void I2SDataTxRxActivate(void)
$ ]. T# Q  q6 L3 I& y{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
. G9 t! z7 F& r9 ^; }8 R# h! P3 HEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
0 D( Q& y- N7 A& ~5 g2 l6 Y  w, ]# p# JEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
0 r7 J, I" T' r. x' H8 x& \McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
, C6 x% Z7 r6 x. }; k3 i. ~McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
. F4 U8 ?5 p" ]$ Awhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
) h2 @9 @# P: Q0 M8 B: Q6 RMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

' }+ R+ D  |% a/ {/ k

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

3 ?5 `4 x' k+ u8 A3 `8 R1 f