MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 9926|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,5 n! U) t$ t& o9 _! s+ [3 w
input mcasp_ahclkx,
' J3 g* g# J6 T- g, R) binput mcasp_aclkx,. E' X2 h. E" q; i7 U# K; `9 I8 t& a
input axr0,% y* I8 ~5 f7 N" h7 H" W$ X
  c  t- \" y  c1 T2 z
output mcasp_afsr,+ C" g: W4 T* f1 K* C. a
output mcasp_ahclkr,
) ]. Q: J) u* o. r$ A( _output mcasp_aclkr,
6 A. o' N& A# W: k. k" s$ ]output axr1,. ~8 H3 U' B1 c% H8 V
assign mcasp_afsr = mcasp_afsx;
/ X1 G0 i% V$ Y% Iassign mcasp_aclkr = mcasp_aclkx;
7 |$ m3 S9 G  a6 P+ jassign mcasp_ahclkr = mcasp_ahclkx;. s* L) q+ h! i
assign axr1 = axr0;
: U' c) v9 ^( H$ b' k

- H5 b! `' F# ~3 Q& k. c3 Y
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

( }; k8 R4 C" Z, a& y. F5 x" l
static void McASPI2SConfigure(void)! j; r* U% s  l
{4 N- M5 T6 z: {/ Y& x* u
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
: |4 K/ [, F, FMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */# ?5 y+ c% e+ g$ w7 K
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
4 [6 t, G& r4 m7 B' \McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */3 D' P# ^/ |+ U; r, G; {
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
2 d2 j; g, {' a$ O6 y: K4 iMCASP_RX_MODE_DMA);
# c$ p1 T" g$ Z# H) o% W+ U  A* hMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,$ G3 h" d, H) j% a7 M
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
9 @) j2 B" B: S( a2 E3 c( J; WMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
2 _( C  y) }/ i$ L! @9 oMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);$ }& o6 t/ N0 d9 y4 ^/ z7 M
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
' {7 B0 [" u  M2 hMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
1 S* c" v! w4 ?McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);, j- r! `& R* J! ]
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); " r3 D9 @, E' }, S- l3 K
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,$ @7 R$ A- ~7 j; b6 e+ b# B
0x00, 0xFF);
/* configure the clock for transmitter */5 [. ?) [9 D1 \! k6 Q
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);* w* ?, _% X2 o$ ~- X* Z* W
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
0 ~2 P4 I, ]5 z: t  [, zMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
8 S- {# J. F/ P9 o5 w, y" l- a7 G0x00, 0xFF);
) }8 T7 z! P' P( I( f# E! F' S: z% M- P5 e4 ^
/* Enable synchronization of RX and TX sections */ * a0 J; t. `3 v. I
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */  Z, p& v. X# u, A" ^/ i! ^$ x
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);3 T& U7 `& E. c* X7 W6 d6 c
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*& T6 m* R3 L# g' g2 H+ p5 E8 |' J; j
** Set the serializers, Currently only one serializer is set as
8 |$ \. ?. t, x4 a$ @  Y** transmitter and one serializer as receiver.+ A8 @* a, {3 W) _( L
*/
! ]- q& u) c9 d1 }$ vMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
5 t# [. ~! z, p1 N+ o% n7 {McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
5 C, N, {+ K+ N** Configure the McASP pins   u" h) N: O' h
** Input - Frame Sync, Clock and Serializer Rx4 T9 r: p! P) A! @7 U
** Output - Serializer Tx is connected to the input of the codec
9 `7 M, M" _( ^, D*/
. H) {: i6 t. {- q1 RMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);1 t' P/ r# j9 m) A& C/ h
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));( {9 @) ^* P# i: `
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
1 Y# l8 s1 Y: h| MCASP_PIN_ACLKX& |; R7 E' o7 F2 s0 A
| MCASP_PIN_AHCLKX( G$ p( V2 J0 ~6 K1 E
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
8 t; Z' f0 m& v' `7 ]McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR / G' f& S5 V2 g$ {5 M) p8 i
| MCASP_TX_CLKFAIL
; V! `2 c: m# }- \- U2 F| MCASP_TX_SYNCERROR( P+ o* R6 L8 u( e
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
$ `1 C; ]" f1 A: u% Q| MCASP_RX_CLKFAIL4 p  _7 z( M5 {0 l! g  P
| MCASP_RX_SYNCERROR
1 e* |# P* T0 C9 n| MCASP_RX_OVERRUN);
0 P' m9 D7 T" n  p& }}
static void I2SDataTxRxActivate(void)
4 f) Z$ i4 S. {{5 K9 h" a& Q# W) c. C
/* Start the clocks */8 o3 q2 K; E9 U& u
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);- q5 t' j/ c( C0 j8 P; Q) g6 {& m
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
) D1 b6 O1 Z5 _EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,; a; L: T# M1 l2 ?; F/ |6 G" }
EDMA3_TRIG_MODE_EVENT);( r$ q6 u4 P: ]- O
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
' E" P! D, D$ N& O& dEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
7 J  K3 G0 T: `. W& }McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
4 ]- r3 @; p, l! Q6 r: GMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
- @4 y$ Y- T1 R! e8 i8 t3 X# Jwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
. z# h$ E- ?) P* H$ QMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);& R6 S7 T6 _9 Q) z+ v4 d8 [5 q3 I
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);, f/ \. N3 Y) s+ @1 m1 x
}

* J3 F, H; O1 B) H; K
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

7 Q! X8 p3 X, H
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-1-24 08:27 , Processed in 0.039224 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表