MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
7 y# ^3 [5 q" ~# I  Ainput mcasp_ahclkx,
8 I4 ~$ g, O1 K' f1 e+ O; t' Uinput mcasp_aclkx,
# r8 M/ l$ ?- r8 ^. K6 M3 ?) H7 Rinput axr0,

output mcasp_afsr,
8 S0 @. B1 r5 n! X; Joutput mcasp_ahclkr,
6 V& a5 |, b- _1 N8 f& T% Noutput mcasp_aclkr,
0 ]+ D$ C9 [" c9 i- voutput axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

' t' w4 b4 V0 ?
8 q" x3 V& f3 _: T  s% _- O

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

) v. k( z# o; K$ l

static void McASPI2SConfigure(void)
{
- w1 a2 z) t4 W& s4 DMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
) l* v$ @3 h* E3 m) |8 tMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
4 B* j2 ~/ Q" ^& e8 p  I0 Y) KMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
4 [3 {+ K$ V$ s- l3 h% M& EMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
9 _+ i% M+ W: x) {. `4 W) EMCASP_RX_MODE_DMA);
( f! d0 f, h- T, V& u  e4 iMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
1 u% Z7 m3 ^! I$ tMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
/ W( ~+ s- j( O0 k  d  y" ?8 XMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
# e  _# P8 i2 ^7 t. Q8 U! UMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
0 [; @# N% X/ d* M1 h5 E4 sMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
& V, d: [. K8 a5 ]# l: X' l0x00, 0xFF);
5 f! S0 y; @* j8 {# b, `7 w
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
8 I4 Z# C4 o2 l' j8 Z  S* Z** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
$ W+ \1 O7 }! R0 _6 Z" g, ?McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
; A2 r7 g# P7 W" ?2 J; r** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
! o! B) }5 q. r# f! i3 u** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
$ D8 C. s& g4 H5 }3 u, pMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
! d$ v. _" D- n: B2 H6 N4 u: B5 M! t# d| MCASP_PIN_ACLKX
/ \9 w, o- i' L7 p  _+ Y, {| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
7 [6 N3 i. e& z% H% ^McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
6 g% |* _4 U/ t/ b3 R| MCASP_TX_CLKFAIL
% |5 W- S) b  s* M: a4 F. \| MCASP_TX_SYNCERROR
2 c0 X% L9 r& h+ R0 X/ J| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
+ a( {$ V7 t6 x/ ?6 n+ \# u| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
# ~, q+ x4 ^* m! ~0 B- k/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
7 P8 W# c# P5 B* K  _$ REDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
0 i  w( F# c  S1 k& iMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
  I5 N  Q, ~3 n6 H1 |/ I: b4 TMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
& Q9 q; Z% ]& o, @5 mMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

2 z1 V, t6 Z' f! a

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

* M' d  ?. m  E9 g6 P$ L