MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 11100|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,5 h( N" T( w) h1 A/ q3 H
input mcasp_ahclkx,/ x: \/ Y+ H  g5 J) s
input mcasp_aclkx,
  v# D1 |2 M+ t3 Zinput axr0,& ?, o$ ~4 j6 T4 x& h

# j- m! n6 X  j' u! doutput mcasp_afsr,
6 t  D% U! H0 ]# v5 u8 b. {output mcasp_ahclkr,
; R1 d- p# k" coutput mcasp_aclkr,5 E5 F$ A) p, Z
output axr1,7 v5 {; U4 W$ i5 y
assign mcasp_afsr = mcasp_afsx;
0 T- Q$ p" N. L0 a4 b- k6 z" sassign mcasp_aclkr = mcasp_aclkx;
" ?" B) J5 d6 B' S# b( K' oassign mcasp_ahclkr = mcasp_ahclkx;5 R3 ?1 {6 X) }- h5 p) ^2 d2 ~1 G
assign axr1 = axr0;

% q. @% j8 q6 W3 p  G/ d6 h
5 l: N5 |9 p9 B# ^( l; M; c% J
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
; M0 M$ ?) u* v. k
static void McASPI2SConfigure(void). K% w* j* [6 C7 q
{
5 @$ f5 [$ q+ q9 D1 ^McASPRxReset(SOC_MCASP_0_CTRL_REGS);2 ^8 N- B: c0 Q1 M
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */* X0 j- v' p' `! A, v
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
0 Z2 c1 p/ K0 {McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
4 L6 }3 B( z, T: j8 wMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,: t+ P: o# l$ Q0 S/ V8 Z" I
MCASP_RX_MODE_DMA);3 L" S0 [) k) S+ x" d
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
7 n- _& y  s, v3 cMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */3 L( P# ~7 R( D, K
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
3 h( {2 f: o" xMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);- X$ g- T5 a5 ]: I
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
8 U4 u& R( A% {% `" P4 Q9 dMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
7 n  b8 ?' |- ]McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);  Y2 o) ]  l1 c( l: {7 V
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);   _/ v" [4 J5 N/ H5 `
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,( [4 p) \1 g* W* j1 M
0x00, 0xFF);
/* configure the clock for transmitter */9 `# @0 l, w) W1 @( ?
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
" Q1 j" t* m/ s% i9 k2 C% rMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 4 A! w# |" i6 Y0 j2 c) k( q
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
# G1 \" P! R; a6 E0x00, 0xFF);0 J9 N2 M- J1 O( n& @
' `% Q+ P* E+ }' K& S
/* Enable synchronization of RX and TX sections */ 9 S+ Z8 J: z& n. X$ X4 ]% T# y
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
3 S) O* N. |( VMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
5 X/ k6 d7 Z: |1 @$ ^0 xMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
3 m. \& U3 G) O, J** Set the serializers, Currently only one serializer is set as) P9 e0 S  g5 v+ x
** transmitter and one serializer as receiver.
! w* Z; K9 s9 `; r*/
- l" m3 X( O4 I0 j% s! JMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
% ~. ~" K* ^9 K+ EMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*4 {7 N2 S& H# K! |* q; X8 ?0 P
** Configure the McASP pins
' D: M1 @: |8 m** Input - Frame Sync, Clock and Serializer Rx
( A8 W1 F+ P. E6 f' J' x3 V** Output - Serializer Tx is connected to the input of the codec
  L2 @% U' U" c*/3 A, V  P2 {+ q3 ^8 u
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);" L0 I' _+ V* P' v9 ~0 q$ f% z
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));% F2 X/ o+ x9 i. J
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX  G* i. ~, I5 o
| MCASP_PIN_ACLKX
0 I7 I, H: j: N* }7 o& ]| MCASP_PIN_AHCLKX- b7 r6 I8 _( O+ v2 r3 P9 s
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */( f) D! E* l5 R  I* U9 H8 t
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR . }" `; G- `/ s! J
| MCASP_TX_CLKFAIL & }8 Q8 o) m0 s6 t2 b
| MCASP_TX_SYNCERROR
$ o) x! b& \& F| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
& j4 E; H4 j+ a5 t" T$ e' ~6 J! p5 B| MCASP_RX_CLKFAIL! k: R+ c9 e( b; q1 v* H# n% \
| MCASP_RX_SYNCERROR
4 b7 w  p$ s: X+ B& [8 s' S$ o| MCASP_RX_OVERRUN);3 a$ b( Y, w( u
}
static void I2SDataTxRxActivate(void)% w+ z& V, Q) x! \+ }$ i3 ~- J' q' ?
{
0 c+ }) \' f$ l7 B% e$ I2 I/* Start the clocks */
1 E: Q3 [: h: xMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);8 N$ E# O/ V" J5 w5 ~  J- F
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */+ h6 \! \. c8 u$ R
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,8 P+ r' |! T" f# v7 w- H* E
EDMA3_TRIG_MODE_EVENT);
+ l8 D% x6 @9 S) F1 TEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, , ~9 j3 w( E$ {0 T- _% N3 h; X6 v
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */! a% O7 ?: E) v! w; O' q
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);! o2 B/ G9 x- l5 v. r
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
: J+ k% e: j; x# ?7 O: rwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
1 p" H7 q$ _& X; A+ jMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);1 g- V+ _0 U0 a# U. Y( q" V# @
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
  U8 s( `/ \( A( v. @& c}

5 Z. {+ L/ u: S
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
; B& T5 y# h, e4 {
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-2-24 15:00 , Processed in 0.039574 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表