MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
/ A+ ?, k  |2 T# Qinput mcasp_ahclkx,
input mcasp_aclkx,
. x! {- n  l% zinput axr0,
* T" _8 }4 r. \7 u0 q% Z
* i9 q# l" m& i; U" foutput mcasp_afsr,
! C8 o  P' z$ h% u1 X- ?output mcasp_ahclkr,
9 s2 D" n/ r1 P! z1 V- goutput mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
1 L6 w) J9 u$ Q. u( }assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

3 ~. V" \+ B: q7 K

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

! z; @7 b1 @" U5 S  V

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
, r4 b( ]; p" [: G* r2 z) ~McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
0 B5 @3 P& L, T, j/ Q# u5 b; RMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
; q6 i) e2 ?6 l! Q. x$ T1 _% ZMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
$ o: H6 A/ M# z! Y4 `# b  K8 \MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
  @; ?+ O4 L7 @* `1 `+ YMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
  D5 N8 H& K! U& U& d: Y# dMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
* n; r: g+ ]- y9 X3 K* mMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
# m2 |" j" m/ H0x00, 0xFF);

/* configure the clock for transmitter */
0 s3 J  ?3 |1 O1 I0 OMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
3 j' u7 D9 {7 d5 O% y, RMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

$ w  }+ j& `8 n, \1 ?" C( e$ @/ \/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
2 N$ O# l$ F8 s9 U2 vMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
3 P3 ]) K2 q* K/ g; P. X  Z( `% w*/
0 c6 C7 M$ l& Q8 e6 N2 V% B) _McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
2 U$ v5 w. L: z7 C0 g0 w4 q9 uMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
1 G4 P9 u3 K. R( e- K# [9 a5 _** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
6 {4 @; N6 t9 Z9 m% ]; U4 n** Output - Serializer Tx is connected to the input of the codec
*/
1 g( F: Z- b6 h  j/ ?8 u: zMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
5 T. \& J" P4 Y# v( jMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
# {( U6 W( M5 ]8 B) x0 U| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
. ~! V  Y7 L& L! t$ }| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
- X: ]  U3 C% j; r9 \5 |2 R| MCASP_RX_CLKFAIL
9 R/ s9 _0 V3 {' y6 g$ E% H5 }9 v| MCASP_RX_SYNCERROR
$ D5 n! x+ r% J. t. q6 h| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
: s: |: p' v2 N; c) C: `9 z' A{
. H, Z8 T* ^8 a5 a/* Start the clocks */
% R) i4 J$ Y* A, IMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
2 r# O7 \9 b2 [% `EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
8 ^* ~' p* N0 y- SEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
- l0 v3 R+ O' S6 V% O' x8 [while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
- X7 _1 `1 H2 L  d4 b( D2 @McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
( b. V4 n1 y1 f}

! d9 y/ A) V2 ?0 G# ^% s" ~( Z! L

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.