MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
# Z7 [3 E! ]4 w" rinput mcasp_aclkx,
input axr0,
9 T8 v; ]! F* `# n
output mcasp_afsr,
output mcasp_ahclkr,
6 ?& j8 N2 ?: D2 G5 J5 K% p. [+ Soutput mcasp_aclkr,
7 J+ _6 {" w. i# Toutput axr1,

assign mcasp_afsr = mcasp_afsx;
" Q; G+ Z2 @4 X' ]& Y8 x: Aassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

' y1 n) X' `+ M8 I* e- x
( h/ k( g. H3 `* e" b! d, Q2 i2 {

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
* ^. B4 i* `8 r0 W' jMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
0 M9 U' O/ G* N2 UMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
1 R: s& @1 h5 A5 G1 e9 ?# @( _MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
7 {# t5 P4 ~7 p* X  Q$ e& NMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
& c. o/ W4 N- L" oMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
# h: A, J: o2 T7 v/ T5 n  @MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
* `4 M* M4 p. A% X2 N5 PMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
  \5 G( N5 \6 J% ~0x00, 0xFF);

/* configure the clock for transmitter */
3 L! w- w7 X9 C( S9 g5 uMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
0 v- c) q4 p6 J, k" F. D$ _McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
4 W$ P* I, \7 \1 D0 P, @/ B9 EMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
- i- P) J9 k' L1 L0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
4 h) x9 R4 R! b7 M" dMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
% O' n& u9 X, X) M3 S( X# I8 {McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
0 N  C. S& {# \- u7 u** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
! W+ _9 y2 @) s6 zMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
1 J% w- X0 B, \* e- q: jMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
2 x% L5 E% l6 Q" }) s** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
, u, X. E) I5 w0 d3 h, i: AMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
- P! K5 Z1 f3 t3 f" o) G) N| MCASP_TX_CLKFAIL
# o' y& d0 }1 ]0 g/ L| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
5 {$ d) m& T4 q- F5 p: e| MCASP_RX_CLKFAIL
+ _6 ~: X8 I! N" w4 l, w5 J' d$ a| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
: n  M: p8 x9 t! d}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
5 }  G. \9 f- _9 t+ WMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
: r0 F1 @$ T" q3 m9 F( FMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
4 I# L/ `; r% V, S! l, hEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
; k& o3 Q# t6 Z3 O0 y# LMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
& b  k- g/ L/ {- m$ kMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
' D, G' l1 k* [/ ?; h2 f4 t# n- @McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
) }- i' ^/ {) i}

: M" @* G3 q/ p* B

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

7 }& A' V" X! L7 _; i; d" |. p/ ]