|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,
, ^( p% W% D% _/ Q5 v, x3 S) L! winput mcasp_ahclkx,, A( [/ j$ p4 Y. w) G& a
input mcasp_aclkx,6 F* q* H" Q5 g# x5 L4 Y
input axr0,
9 I! v0 P9 i& m& j; V9 S& D+ D' L$ C2 @5 p7 h. p* S. W
output mcasp_afsr,
! c0 O; ?0 [4 _. Uoutput mcasp_ahclkr,8 y8 r6 `7 T; g( ^. l" N/ r5 C# H
output mcasp_aclkr,+ M% }6 d9 a# v/ F4 _6 ~3 z* C T
output axr1,
9 B& d6 V/ G. k, F assign mcasp_afsr = mcasp_afsx;
5 D, ?' c" m; y8 Aassign mcasp_aclkr = mcasp_aclkx;
8 [# h7 l1 ~( ^) {3 w; uassign mcasp_ahclkr = mcasp_ahclkx;
/ C( D# F9 F9 l: [2 F, v* Uassign axr1 = axr0; 5 t8 {, N. Q+ [) x4 E, b$ N |
/ U5 n* s( J, e; u: {0 e9 [在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。 $ L5 D |. V0 C4 a
static void McASPI2SConfigure(void). x; p% C: P+ l3 G' [
{
+ S8 c2 k; H* F6 f) oMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
; T8 ~ u* o2 L8 r% A! w6 `$ Y" u0 kMcASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */
9 I3 W0 ?- Z2 `% QMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);! t, T g# R# z( E: g" ?1 a7 l" q
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */
% g- u, i* L3 H% b6 JMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
& q- Y" Y8 _) ^4 m R+ r* KMCASP_RX_MODE_DMA);
; U9 f- ~, R2 M1 ZMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,7 ?9 i& M$ E) j9 f
MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */- X# S( b- ]& u; }$ u
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, $ j- K/ h& y' n/ ?( K
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);' r( ?! P+ s- _; k. H
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, 6 ^& g) V; \, e1 Q1 G0 B
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */0 y4 s L: g- b+ u) W- ]7 @
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);+ {5 I" s# r: v# V
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); : ^, @, S; J# B
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,* Y3 Q: H. C# S; Q1 V
0x00, 0xFF); /* configure the clock for transmitter */$ S6 m8 l1 ?% j1 g/ y C4 u
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
( Z7 M5 S8 F' v0 X/ V9 vMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); ( c# c( U6 x( R5 U2 Q) F
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
7 \/ _& ^: b" [ C9 U0x00, 0xFF);
" b% ?3 L" a' y1 {) d) q2 T
' Y+ v u: K C; E/* Enable synchronization of RX and TX sections */
* m, d! G6 Z2 P1 D( k" X7 A; k/ A6 {McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */' {" u" d& T' z* J
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
. Q; H2 z' F* v% U' p. ]# y6 \ uMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*( c( k9 C' k" N! Q, n; X( r/ `2 }" S
** Set the serializers, Currently only one serializer is set as7 y8 L9 S' ? u1 R/ e# u! w6 F. k
** transmitter and one serializer as receiver.% ^' B, s9 D) w1 ~; g" @4 e
*/3 B6 d+ j, h8 W* b
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);) A g6 U; x: v' q) b Y7 s
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*+ n( c3 c. i! U3 p
** Configure the McASP pins
# V* V9 ^7 o3 V) }0 b$ n0 f; p** Input - Frame Sync, Clock and Serializer Rx; W# A2 i# W p X$ g
** Output - Serializer Tx is connected to the input of the codec : _ K, S5 Y# ~/ [+ Z
*/
7 Y; {( x* {/ D. Z- jMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
+ U9 e1 W$ K6 W4 ZMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
w* a% h% l8 B/ P0 T+ l t2 ]McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
+ _/ F6 Z, e( l8 W$ e: d| MCASP_PIN_ACLKX9 x5 b/ u5 n/ D; T. M/ }
| MCASP_PIN_AHCLKX
& Y0 X' p1 U2 m, Z# @3 B| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */
; h0 J9 Y; E% O* v. r! wMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
. | T u" r6 m! [$ [( W* |$ ?| MCASP_TX_CLKFAIL : T9 ^9 J/ H- u# x1 V' P% ]4 N
| MCASP_TX_SYNCERROR
/ ~! \- W1 q0 k$ I! G# B1 z| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR $ _- `, t/ o4 \; r) ?! i
| MCASP_RX_CLKFAIL
" O% X) [/ M0 S* y" t| MCASP_RX_SYNCERROR
2 q6 u, `% S( ~4 X; q1 v| MCASP_RX_OVERRUN);
9 M6 B! v- k8 ?* P} static void I2SDataTxRxActivate(void)
, m6 O# ?3 Y, N: d{& \- o; r+ Z! P4 ]9 l$ w1 U
/* Start the clocks */3 H- x3 J$ v; R* j& q. S! F
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);$ s7 h! d( q* s$ _+ I. u* M4 R
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */" m" o. P2 K6 ~$ {5 B
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,2 K; [; \6 N4 b" v
EDMA3_TRIG_MODE_EVENT);
& S+ w& i: B& X* wEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
: ]2 u9 L3 j' |( M/ K( \EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */
' X% w/ p2 b( j1 o$ c. v" s/ l0 WMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);) ` n8 n$ h& x! N5 P: i% _
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */
6 l& l b4 ` v+ X4 i0 p. v4 ?1 [while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */6 s% `! S( B0 f! P' {
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);0 a, z4 r$ K( o8 w9 {: h
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
3 H7 k5 U9 \, @# Z} % @' ~3 j( K8 G4 U5 b U
请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
3 q9 L8 i8 V2 F9 l |