|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,
0 J% }' m# z8 ~' ?$ Y' a" Qinput mcasp_ahclkx,
* R r K" a8 xinput mcasp_aclkx,
( i5 }+ m) h6 ^" b( Ainput axr0,
1 [( @! E% b; _/ Z8 K
6 m: }4 z4 [6 V3 w1 C: F: woutput mcasp_afsr,
8 L. h3 n% X" n& _output mcasp_ahclkr,
% b& R7 k. A* [output mcasp_aclkr,+ O& S" k) |% A' U* }
output axr1,
0 I3 h' U) s3 d assign mcasp_afsr = mcasp_afsx;
" `" r2 ^$ Z+ ]% ]# Q% y2 a4 Hassign mcasp_aclkr = mcasp_aclkx;& C0 i& A# f, R& B
assign mcasp_ahclkr = mcasp_ahclkx;5 C: }) }" i# n0 d+ h
assign axr1 = axr0;
% E) u( l+ |. Q# n5 t$ }' @! T' x2 [" ]0 e
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。 $ T% b$ ~& ?9 q# }" G5 K% G
static void McASPI2SConfigure(void)8 }. d: S2 \- ^5 d5 k( n
{
" }: |( e% A' J+ n& V& ?4 r) J0 ]McASPRxReset(SOC_MCASP_0_CTRL_REGS);
+ u/ @7 l( f2 e1 H i8 aMcASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */
7 v) n" w5 S1 G: K/ LMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
3 T6 ~: T+ x& Z5 o3 K/ j! Q w8 gMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */
# A( v3 |2 T; r: g' wMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,6 o5 r' k$ `- W2 @* Y* N
MCASP_RX_MODE_DMA);
! M9 V4 b5 f4 }McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
, C& {, C, F: n9 CMCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
% U3 H- U5 _2 m$ {; m' K9 m/ IMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, , H* M4 i! u2 t: M0 E- B
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
! `0 x. U7 s) |; \, U2 e) p) oMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, ' s$ a: B/ i' `3 K. L8 ^
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */5 D! y' m. M6 I% H+ `! y( L4 ~; v/ h! ?
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0); D% x3 s8 A! [+ i% p
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); ) g$ g3 K2 f( _) I. L) m1 k+ W& Y: Q
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
, p0 C t( m- a0 ]7 m- Q6 a0x00, 0xFF); /* configure the clock for transmitter */9 M. Z/ N7 J7 \9 Z7 G' U- r
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);" H) I; ^& w8 B& D
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); / J* O/ Q: R1 u: [4 [
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,/ ^7 R" V( i1 R4 T
0x00, 0xFF);
4 [7 }( y& ]% X4 b, i8 l' Y0 H, I8 L5 j& u1 S- n) C, r
/* Enable synchronization of RX and TX sections */
) F3 h4 e4 K; z" v4 O, l- hMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */$ ^/ s' M( O% Y
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);& s( d6 A$ @4 S' f: Y0 y% F) n1 I
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*
- i* i! ?& {2 g5 x) O; |** Set the serializers, Currently only one serializer is set as+ l K$ F/ m2 u3 R; t. h8 x6 ~
** transmitter and one serializer as receiver.. R+ L* p5 g3 y |( ^4 K
*/
4 L# J+ E. d" a' Y: v1 H; pMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
2 x' e, r4 g6 o4 z5 r0 lMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*$ X% D" H% Y5 b; r
** Configure the McASP pins " J) g. H5 T8 l4 s2 S) K8 Q
** Input - Frame Sync, Clock and Serializer Rx
. f, V. y* O: ]" U& E w** Output - Serializer Tx is connected to the input of the codec
9 D& q$ x% z/ k8 t; |*/+ B) u& `: x. }3 p$ o6 `- z+ E
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
. k- u$ T5 }1 y9 Y( i% f& p uMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));2 Z: V8 D8 z% L; V m' M/ Z$ k# n
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
. E \- o1 a* o| MCASP_PIN_ACLKX7 `" Q! s/ R$ m/ a) ?2 Q
| MCASP_PIN_AHCLKX4 {. r: }: l, I3 s% g4 U* B/ D
| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */9 s5 r& Y8 B: m8 F0 V/ y
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR . `- w$ y d% Z: a& R
| MCASP_TX_CLKFAIL 8 K' V" [ ]( |/ X8 ~( J
| MCASP_TX_SYNCERROR1 `$ u% S* Z, N$ ^
| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR " l2 c1 x# E' j9 B
| MCASP_RX_CLKFAIL" r, N' C2 c6 e x8 N3 j
| MCASP_RX_SYNCERROR
4 F) Q9 X% q- y7 m| MCASP_RX_OVERRUN);- f2 U# Y( \, _' P# X
} static void I2SDataTxRxActivate(void)
* @# F$ J8 b+ E( t1 [9 Z. \; |{8 y: z& Z- C; S6 Z
/* Start the clocks */
: }9 i6 s' ?. v+ ~" O8 Q& h0 uMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);" D( P' r3 [' S% s
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */
% i8 [% }$ T' N7 UEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
; D! W" { b; E/ [EDMA3_TRIG_MODE_EVENT);
$ ?5 `# f2 b1 f! ~EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, $ c* p8 E2 ^7 P; Y y* y
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */* y! z$ G9 Q+ m
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
$ `- H ?* k2 @3 w" }6 Y% IMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */. s+ w6 e) {) P3 j. A
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */* o1 A/ J' {9 B3 E
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
0 T M1 i! y+ L# y) aMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);5 c0 S) D1 ]1 l8 a) w8 x8 |
} 6 l7 y' x0 N% S4 o0 k: {
请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
/ r4 `: w8 U% b& N5 H |