MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
, D, o4 m! G& C" j. f- _input mcasp_aclkx,
input axr0,

+ `5 s8 v7 [  r1 i9 E) Doutput mcasp_afsr,
( n& b, m  a2 H3 o3 _" A4 boutput mcasp_ahclkr,
output mcasp_aclkr,
8 R5 P9 j9 T, E0 s( L9 ~output axr1,
6 M) p5 ^* V) ?

assign mcasp_afsr = mcasp_afsx;
  s+ r9 T7 Z8 }- T: oassign mcasp_aclkr = mcasp_aclkx;
! f  E3 l7 P6 |* A% j0 X6 oassign mcasp_ahclkr = mcasp_ahclkx;
( C* Q. ~& R. C$ L' ~2 Zassign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

; K3 O4 b5 r: y* _$ S, u

static void McASPI2SConfigure(void)
! V) u3 p& b' \$ E1 W' ~{
' S9 ^: f$ k5 m* H6 WMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
6 n- w2 P& m7 Z9 t7 _! @4 gMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
7 H. a! q* h- H; r* o5 x' S8 w1 ]McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/ `9 T* t- w- y# hMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
5 t* n5 T, W5 v& T7 IMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
6 M6 W! u* P, }- r+ R9 VMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
* B: o- y" T/ U6 a* q# z, FMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
2 o- U" n) f) f/ YMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
: F4 k# w* b9 B# N5 L3 ]3 H6 WMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
) b4 T6 C6 X' p) m; J+ h3 c  \McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

% B! h& \) C- _# z. f+ z" c$ Y/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
" p1 r, P7 }7 N, q: TMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
0 @: N# r- _5 V** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
: _) U- z7 |6 `( O. V$ _+ \/ X*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
, t$ r+ A/ g# \& y# j- Q) ^* P3 [McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
7 b& x1 l7 z& ~' G: ?+ B! ?5 P( D; `McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
1 {& [/ u; P7 _- b) i7 R| MCASP_PIN_ACLKX
/ X1 W" c4 N/ w| MCASP_PIN_AHCLKX
- u& N; J! Z! @$ M5 g% e| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
4 N& q* I, z- E8 B! I9 qMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
# D0 u+ R/ z5 y7 V' || MCASP_TX_SYNCERROR
3 n8 r% R4 [- S! c" ]1 W5 R+ V| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
$ ^% x( ~, k0 l| MCASP_RX_CLKFAIL
% K0 ^6 G9 Y% V5 N8 F8 V0 p+ f| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
4 f, o" Q/ @2 l/ P6 q}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
% a/ j* e1 X0 Q$ }" dMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
" }) X6 K6 o8 [7 f" yMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
2 J/ @8 u5 g; i6 R* Q5 KEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
5 E" p9 }' o& b$ T) g9 r1 }EDMA3_TRIG_MODE_EVENT);
/ Q* E0 ^% Y9 PEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
' W1 X4 _' @: t1 @" y  x& uEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
1 \8 n( f( [  Q- }7 XMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
6 Q/ k) x4 O- J* M1 l, ?McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
/ N2 k2 h5 r+ CMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
  g; P5 w( K7 K& R" D' ]McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

! |. C% R  R% q5 x

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

. U) k/ R' d) C