MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 8224|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1210

积分

金牌会员

Rank: 6Rank: 6

积分
1210
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,' l. w" t4 z2 |5 N0 c
input mcasp_ahclkx,
/ @) d8 q- M. N" e, m  g  W& Ninput mcasp_aclkx,- z- D! R" n, O& K; E* v
input axr0,6 n- ~3 t+ ~' j: A5 r

5 [/ m0 O8 I% l/ g; Coutput mcasp_afsr,* f, ^8 ]  Q7 z8 _
output mcasp_ahclkr,
4 G8 ?# p; a# X3 P2 W2 {0 D# Coutput mcasp_aclkr,& o+ v! l: T1 g( O* m. r, U
output axr1,7 ?. A, d* t: p- \" E$ _
assign mcasp_afsr = mcasp_afsx;+ b, ~7 Y: R7 }+ Z
assign mcasp_aclkr = mcasp_aclkx;. m) x) A8 s. N8 i5 u
assign mcasp_ahclkr = mcasp_ahclkx;+ j9 t! I* ]0 V! n  I. k  h; ?
assign axr1 = axr0;
2 i( I7 t" o' y( k# C

, E- M' L9 v. @) B
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

+ e" E$ B+ C4 O* g8 N1 K
static void McASPI2SConfigure(void)/ F! n2 E! T5 l; q5 L* d
{
" t" Z1 ~( e% J  N0 QMcASPRxReset(SOC_MCASP_0_CTRL_REGS);) n3 {( p) e' @. x
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */* _$ s0 R1 J0 ^( I* j" R
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
8 ]5 \, L' i4 l3 Z# Q, A8 `McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */) z2 ]: D8 \! j6 j
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,3 S- |' ]: [! B, g& c! R
MCASP_RX_MODE_DMA);
5 b  Q; |' K1 j1 x0 NMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
) B: a. c+ o2 oMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */! r) _/ O. _& x
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
) X9 U9 b, f' h% G8 s& E+ fMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);! X0 h; X$ P! {; b3 {/ m% k
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
8 ~, N$ Z# R2 c7 @# WMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
% v, i8 M1 g; h" M5 ]0 s3 R. j8 zMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
* ?* Q+ {$ i* ~, M/ NMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 9 k0 I& ~2 |& h! R
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
( J) X0 Q& O$ O/ p0x00, 0xFF);
/* configure the clock for transmitter */2 W6 b6 [# {9 n# c5 n
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);4 }: y5 F& o/ j" G3 {
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
/ D" c( ?2 K) C! z" |McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
5 a! G/ ~( J) e7 K0x00, 0xFF);, \) S4 w- y3 c( N0 H# @
" Z& r: C# R. R1 O' `
/* Enable synchronization of RX and TX sections */
* h8 Q" f# `2 V) nMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */* `$ R4 P1 \( j
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);& A) l2 f; l: T4 A3 h! K
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*5 Y, e/ s4 Y" Z
** Set the serializers, Currently only one serializer is set as1 b- t/ L& b. M+ |* Y) k" L
** transmitter and one serializer as receiver.
7 ]  f3 I- A/ ~, V' z) [*/  q7 h) [% r5 O+ R# q6 l
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);4 a$ d, t- z/ m# Z1 z- J% O
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*2 @/ K1 H) Q' _% L1 i- y: C- p
** Configure the McASP pins 1 @5 e) [7 A1 C9 D" \4 p% ]
** Input - Frame Sync, Clock and Serializer Rx- k" R. B0 E. T" `. C/ j9 ]1 [0 a
** Output - Serializer Tx is connected to the input of the codec - G) A, |" Y4 J/ a7 Y8 _: B
*/
9 O2 _0 |- Y0 n$ V, |4 ]McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
1 ~( [6 |& V3 |7 [+ `" jMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));0 f/ _/ f5 q7 g7 l/ B$ `
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
" A( t# D9 q$ _+ I$ J  {  ?| MCASP_PIN_ACLKX
* x3 s2 J: T: F; S| MCASP_PIN_AHCLKX9 t& s7 _  @. Z$ p
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */# Z: D! u! {1 u
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR " ^. F0 U* ^% e
| MCASP_TX_CLKFAIL 6 L. s& L+ ?' ~5 b6 m4 @& o$ E2 M
| MCASP_TX_SYNCERROR  J4 J5 W/ g# M$ _( B0 B: p
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR 4 q3 a2 d8 W7 A1 S; R- O" b
| MCASP_RX_CLKFAIL/ v, x9 B; O- Y2 m5 I
| MCASP_RX_SYNCERROR ! x8 I( n/ _7 `- ], w- l
| MCASP_RX_OVERRUN);
3 T6 [) l2 x' Z5 g}
static void I2SDataTxRxActivate(void)
- I2 @! A1 |, S- u1 R2 j" o* L{
6 X7 [: `8 y5 ~+ n9 E/* Start the clocks */
2 s4 U7 N! L6 \% V& _1 m% ]; W5 K$ jMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);6 ]' ]" W+ i2 a! Y) p+ U
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */2 D* M8 N( Y7 j- K( z2 \
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
4 k: ]. J! p6 s8 k, i% i9 HEDMA3_TRIG_MODE_EVENT);" n, z3 p3 I$ {4 L
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 5 b, ^7 B' p7 f# K7 T; F
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
2 t% ^) E: Y# v4 D$ A: qMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
& y& n) _0 [8 Q* y6 S8 |  F; |$ {McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */- J2 m; m2 _" z1 \7 ~) I3 \
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */9 d( ^- \: C- ^
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);' P3 b' K4 T  G! @# Z
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
2 Y% i- C( I; H# ?2 \}
# _: f# ~- p9 y
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

2 x$ A/ V5 X* }4 J( B( G1 p
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2025-11-6 23:01 , Processed in 0.044317 second(s), 24 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表