MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
; r: p' _$ V" b2 a1 G9 J2 y4 rinput mcasp_ahclkx,
7 V: Z. ^2 |) G* s" U' y, @4 Dinput mcasp_aclkx,
& F" t" F. ^% N; Oinput axr0,
7 k: \7 g7 Y5 C" e
output mcasp_afsr,
; J2 j4 ^# T. ?6 P( f0 e6 k. toutput mcasp_ahclkr,
% i4 T" l. B+ S( F# e0 koutput mcasp_aclkr,
6 L! R" z  M: C" g2 z) V3 Z$ J5 N5 V$ goutput axr1,

assign mcasp_afsr = mcasp_afsx;
, c/ p8 z3 @; u( hassign mcasp_aclkr = mcasp_aclkx;
; `/ F# b( [8 T  Q3 kassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

9 `0 E" M& o0 [' B; w

static void McASPI2SConfigure(void)
3 A7 K3 ^, k  _( t{
, I+ r7 y0 j+ Q1 q1 b1 B% [  r2 ?4 YMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
; ^4 x2 e, t8 s( b: Z% c: nMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
7 i- L6 {. Q, Y) D7 VMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
1 u3 s* ?+ v! y2 y7 J4 S/ wMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
: D8 s: x1 E4 `4 ^) `% ~/ `McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
2 |: |' c9 C* l$ L/ zMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
" A" r1 Q: `$ x8 e/ MMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
. M" W+ u4 m6 D; b, A" w! B9 SMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
! m5 X2 M9 G& M1 zMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
2 Q4 c8 p) Z4 O0 B& j$ @$ v$ f1 b: \
/* Enable synchronization of RX and TX sections */
- e6 n. O3 ]3 Y7 r- q) h/ R  `McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
" V8 G. i" y$ f/ G( VMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
4 T( p' A5 i5 EMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
* v; S/ W: C9 g- h3 }% `9 Q** transmitter and one serializer as receiver.
2 w# B6 t4 ]8 w7 O6 @/ W& a*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
% }) I+ D; z) I! O  B- F+ x9 gMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
0 A7 N) t- E4 ]2 D# l, s2 D/ K** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
+ s! M( a9 Q" K' K8 N# w) r+ E*/
) N8 z: r; d, O2 I+ NMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
1 H" T& J# m" C( d$ k# M7 D7 `| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
& \' v: n4 d$ P/ ?McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
6 v& x8 Z/ K6 H$ }; o7 {; u& A+ V| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
2 |+ q3 k) `9 j| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
8 h% c* K3 o. y0 \& _| MCASP_RX_OVERRUN);
) P! O9 a- T- x' n}

static void I2SDataTxRxActivate(void)
{
" o) Z7 x2 W9 C6 G6 ^/* Start the clocks */
$ t7 c! ^7 z+ \8 w, b/ S" t, e; VMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
; D* |# ?  J9 }  c0 zEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
0 E# }0 u; ?1 s6 DEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
5 S& x$ l# @8 ]McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
" B/ N6 h5 h% P$ q/ `  \3 RMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
" ]/ R; X  }, ]}

4 n" i. g# T+ F/ h  l$ ^( B

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

% l/ J3 a5 Q0 B4 a9 K1 _- T