MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
input axr0,
  v) o* P" G7 P8 f3 u. N
9 X$ L- I' h2 @% c! Q% uoutput mcasp_afsr,
output mcasp_ahclkr,
" g' h/ v, Q6 D! v) I; l+ k2 moutput mcasp_aclkr,
output axr1,
3 d) j- s4 y! b. M- g, N* `0 O

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
- Q6 b; d" h0 r: p, w! E2 tassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

5 y) L- N7 M: {7 k% N: N; N

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

, u5 x9 m+ ^3 `6 d

static void McASPI2SConfigure(void)
# z6 p8 \2 e: C, ^3 }# J% H  R{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
. E, M3 u( b% s( ~McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
7 P, ~! S/ {  `4 O: V1 Z8 xMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
8 T% ]$ y% h; H" [MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
( I+ G# s6 i, {McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
, X6 f& X- |- o# B" ^# tMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
- s$ o! j' R+ L5 M. {; PMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
+ y! u+ C' B1 \; sMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
, Q3 S" o) C4 p& b  [" R8 |0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
$ x' O7 ^( @# T; ?# @& i$ }McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
/ m) O& x+ B% ~2 A0 z) B! `) kMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
, _" x4 p2 H3 N* c: F# ~
" p0 ^" k6 F* r3 D- ^' ~7 ~/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
; ~# u5 C7 X9 RMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
' b& V$ X! M$ H6 V** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
" I. a* K1 j" H# O. n0 a  a6 SMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
9 g% M& i! ~" l** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
9 M+ Z9 h+ t# E9 o6 X; [& O1 T** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
) F( R7 H1 m1 R  k$ K- vMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
! p/ m0 H+ q1 F7 K| MCASP_TX_CLKFAIL
( U; t9 o8 _. k6 i5 X| MCASP_TX_SYNCERROR
8 _6 M7 {6 t4 k: B4 j7 f1 y| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
; V6 J! m/ B0 @) V8 u$ ^| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
! J" h$ k- x5 ?5 [}

static void I2SDataTxRxActivate(void)
8 B/ H* a3 i! ?; ]& w& j( _$ ]0 i5 i{
1 I* R) E/ h; Z. J( b0 g) [9 ^/* Start the clocks */
5 E# ?5 g* A$ k1 GMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
% q" C7 e% T+ J2 U) y) h, V& m% }+ MMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
' U+ x: I% [; @' PEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
. m4 |2 M, Y2 d1 f. U" q' JEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
9 X, m4 N3 R! w8 I8 tEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
( x) t" r7 N2 ?3 U/ f/ t; x+ u* ^while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
: B: \  J& p/ v6 U. ]. n! ]McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
% |/ B( V9 W/ J! H1 i, Y: L}

/ ~! |# Y8 `" G* w) |, a

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.