MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
* P* u; B4 r. l8 ?  ?2 ^  B4 |input mcasp_ahclkx,
input mcasp_aclkx,
input axr0,
  W  ]( W5 ]3 i+ c8 J% g
  R; r' P5 D, f% U1 soutput mcasp_afsr,
; I( E8 p& v3 }6 @- Soutput mcasp_ahclkr,
output mcasp_aclkr,
" h/ V+ `# l$ m& C, n! X8 y3 c, {output axr1,

assign mcasp_afsr = mcasp_afsx;
$ J- H0 T; ^8 Z; V( e# Qassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
' u$ \6 w9 p3 f$ ^9 d8 z* Oassign axr1 = axr0;

+ I# m+ E) Y* }
: v9 D$ q- K0 z

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

8 E4 p7 S6 C; E; _5 j

static void McASPI2SConfigure(void)
. p& `1 _% d9 u! z2 A" D{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
8 V2 `5 p6 g% x' \/ E# qMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
) d4 g- b2 x& t3 h) UMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
1 u, {3 j/ i) B" ]8 CMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
. E3 I% }) l+ u* I- DMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
$ J9 B$ [! A0 @$ n9 u" ?: [McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
3 T& w& z9 S1 _McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
1 v0 N0 T0 a8 R6 ^: w, IMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
& G1 C% Q* r, O1 h  e' }0x00, 0xFF);

/* configure the clock for transmitter */
6 l9 p! o& l% Y* GMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
# I: N& {% |  W4 a, ^% D; G7 TMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
4 `( ?; ?2 g/ d. Y* q7 j! wMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
. y( T0 @9 K% \0x00, 0xFF);

' S5 n# O) M( J. e7 e; j  A9 K/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
) |) x) S9 {4 C$ X" w" XMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
2 M  G( u5 }3 I, t; ^/ `  JMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
* k! O: k/ Y8 I$ Z. D  J0 `- Z** transmitter and one serializer as receiver.
, r4 m  q8 l6 f8 ^# f. z# b; g! ~*/
& C" x& p8 [8 d, ]& _McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
. @! H9 t0 t# M+ @# v: x' ^McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
+ Q3 E2 a/ s* C1 e. C" d** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
8 ^  E# f. v# s# W9 x5 IMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
3 y0 U6 E+ }: b( J/ H8 oMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
4 x; \5 |+ u- F6 K" Q7 ~  R3 p2 f6 y| MCASP_PIN_ACLKX
2 m6 X: X) x4 \7 S7 v3 k- |+ \| MCASP_PIN_AHCLKX
- E9 ]+ M# o, s& \; P| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
" p0 r! |7 T2 ^3 ~0 F| MCASP_TX_SYNCERROR
4 T" ?1 y- O: }, {| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
$ K' s8 V! d0 M' e) r$ ^) N| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
* y5 N  O; o" S% f6 i| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
0 E# m% x6 K% |4 H- sMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
" [9 H% B" e4 U+ p/ `' bMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
( a, M( U* F4 H  NEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
/ V! A8 y8 x) q: r+ t# |McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

; p8 B0 R5 M) q7 c8 [/ ^/ q# n

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.