MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 10577|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
0 `0 n& u; }2 c/ minput mcasp_ahclkx,
3 K0 o4 }0 ~5 A8 Z# ainput mcasp_aclkx,; z/ q6 x3 f5 ^. k! B& |2 n
input axr0,! {, r) A+ X( e

" [; l+ ?- t. routput mcasp_afsr,
2 H7 N4 R& T7 g9 ?$ }3 B( g# xoutput mcasp_ahclkr,% @; o$ o" H( }! W% u% i
output mcasp_aclkr,5 j5 b$ }( a& U- @
output axr1,! V1 Y: ]8 B6 X$ H5 e6 C' j" [
assign mcasp_afsr = mcasp_afsx;5 e- Y8 ~0 I5 Z! ^( X% p( s
assign mcasp_aclkr = mcasp_aclkx;7 N0 Y: u- ?# F/ P1 H
assign mcasp_ahclkr = mcasp_ahclkx;
' H$ q( t% T2 W8 massign axr1 = axr0;

5 \& ?/ W! F3 D% W, k6 c+ U& a. n% ^1 z3 ?
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

' d+ f- L1 h7 x1 ]
static void McASPI2SConfigure(void)' a9 J0 O5 O, K9 q- Z
{4 u: k" N: \$ k8 A3 e! T; \
McASPRxReset(SOC_MCASP_0_CTRL_REGS);& e0 ^/ S+ W. _3 R0 R* e
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */$ d: {" p) V: J/ L; s4 D$ ]1 e# N- }
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
7 ]2 N/ d6 K/ C3 }$ k% G9 {McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
  s: Z8 ^4 @/ s9 O. ?6 p' g6 M0 mMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
8 y/ m, {2 ^9 B1 IMCASP_RX_MODE_DMA);
& ?  k" \( e5 G8 `# g+ V$ xMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
' T( k' W* P! ?) Y7 X- ^& e2 M. v( gMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
9 k1 Z# i* h& H1 W* ~McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, / ], j  {$ c$ _+ t: ^2 M9 R4 i
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
" d! M% Y* N2 ?* U; u+ L$ CMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, ; w0 e% X4 ]! `% Y
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
& Q0 m& m* ], a1 RMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
0 S4 j* q, ~( ^' m) @) G! w3 s7 ZMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
  \9 p! S. N$ Z+ L4 b! LMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
3 c. j* m1 C0 |6 x0 L. Y; a0x00, 0xFF);
/* configure the clock for transmitter */, W$ M% z3 h1 ~- Y! d" W0 b
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);+ j7 c+ i% y, C0 d
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
; O3 P& a6 ], C# I3 z0 P  W& p8 F+ oMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,- M2 N  ~) g+ H% e: R8 P" ^
0x00, 0xFF);7 O/ R+ }( D9 [: X% g

0 y" `% o% k( w; k+ ]) u2 f/* Enable synchronization of RX and TX sections */ + \) ]# t( y8 s. ~8 @- [
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */* b2 u6 l. O3 J
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);0 H$ {% L' C- q* L) X5 |
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
5 w" n$ u% A1 j** Set the serializers, Currently only one serializer is set as
8 }; x/ O* ?- I* s9 ]6 d3 K** transmitter and one serializer as receiver.: \8 ~0 b( E6 h
*/
& M9 }9 V" ~4 n1 D$ B, wMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
$ k+ j6 w3 l' V) }( L/ K/ c) mMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
+ @7 S$ M7 b: ~. D# }# z** Configure the McASP pins
. W  W7 y# Q$ T+ W/ s. T** Input - Frame Sync, Clock and Serializer Rx
7 v# }" ~2 B! C5 q3 h5 ^! p** Output - Serializer Tx is connected to the input of the codec
$ n7 o; B+ j2 Z. ]3 T' z*/) K( s; b+ O9 ~3 @/ B! K
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);! ]" d3 R5 `! U9 N; C- P0 E
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
' ~  R6 T2 R+ a% s% s4 s5 mMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX- a; S! ]3 d0 ?% j+ |# {$ `# o1 F
| MCASP_PIN_ACLKX
4 o- q1 D/ z" Q! ?) r7 Y1 ?| MCASP_PIN_AHCLKX. `/ n' u% ]: A7 L- y
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
  @2 C9 G+ `2 B$ k- N. b6 uMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR 1 z( C, K5 J  \, D  w& s
| MCASP_TX_CLKFAIL
9 X2 A5 s# g( o* U| MCASP_TX_SYNCERROR
8 g3 U; h5 f9 `| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR ) f; M" j1 ?1 i
| MCASP_RX_CLKFAIL* y; {. J5 Z: G& \- T
| MCASP_RX_SYNCERROR ' ]2 M3 x2 q1 i& G
| MCASP_RX_OVERRUN);
8 d. r  x) I) c5 y' J}
static void I2SDataTxRxActivate(void)
' f' x3 I; f& u  l; O{
* ~* w3 g/ p9 A* ]4 @/* Start the clocks */
) J. i. c0 i" G# yMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);  s; q0 t4 u) X2 K4 N& L
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */; S5 ~& R$ H$ G1 y9 u. Z$ L
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
8 A' S6 t8 x/ I- N; Q% cEDMA3_TRIG_MODE_EVENT);
& M, f% ~- S9 s1 t+ y9 pEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
  L9 b  y; o# V, s# g8 A5 A( XEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */0 R) }* E9 K& `* x! ~. a
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);7 s& g: S) Q) f' D8 O& w0 q& _
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */& R5 ?  i: W9 z) ]' o% i
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
" b& W8 {# n* G0 q% G5 W3 OMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);' ^$ d- n# r! \$ }+ C) e1 }) w! Q
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);/ q5 P6 Q# y8 F- {* ~
}
- A$ N* _: K5 ]7 C* g7 |; q8 Q3 d7 {
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

5 _; v! O+ `1 F& S
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-2-10 06:20 , Processed in 0.048610 second(s), 27 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表