MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 9614|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,; m" m% t/ w( o+ ~( r2 o! i
input mcasp_ahclkx,1 Q6 z; U! ~- V- @
input mcasp_aclkx,3 C. y& y3 \) t% W. E4 `1 P
input axr0,
* }* I9 N/ `0 k6 X8 u% m. O) k7 s0 S1 J5 F  W: h
output mcasp_afsr,
5 S9 M  F4 w4 ~& U# Routput mcasp_ahclkr,( {2 G4 k+ ?* {+ h
output mcasp_aclkr,
. Z4 O2 }/ Q+ aoutput axr1,# A  B: w! k* R$ _1 s5 }
assign mcasp_afsr = mcasp_afsx;
/ |8 o4 R# M' P) nassign mcasp_aclkr = mcasp_aclkx;
" H/ a! Q0 y$ v) T8 a9 n' Jassign mcasp_ahclkr = mcasp_ahclkx;
9 z; ]6 f# m8 rassign axr1 = axr0;
7 ^& [7 T) D2 j; j+ R: x  R; r1 F

* Q% t9 T! b& Z3 L
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
1 f- K( N) Q# }: Q& O; _
static void McASPI2SConfigure(void): G8 C5 c$ S3 w7 Q! C. C
{
! [" w9 l& U4 u' E1 L  A0 A" ?* PMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
" T) i. o$ y1 a5 y" @' kMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */8 c" H$ q' h2 Z; r% S
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
" W9 V) q" V0 v/ p: TMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
' }/ P- `" C9 @% M6 j" WMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
/ {1 E$ h$ s2 U1 x% [MCASP_RX_MODE_DMA);
5 d2 y) L5 u5 j8 D' y" _) l" kMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
  Q1 g3 S6 u; n! sMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */% G, G- K' Y$ g: r: `" ?
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 0 Q4 g; N& X) K% C( C7 X
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);: m% V) R. Y8 G4 M
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, # g% |* s+ d2 E% J8 \, O! b8 K: e
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
2 }& B- g' }+ l/ N3 PMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
: A0 b! a* n, d/ Y6 }; c# d( h2 C+ TMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
* G+ h. @$ j; @7 wMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,( Y0 N# \& r% W* n! T
0x00, 0xFF);
/* configure the clock for transmitter */1 [7 ^7 G/ [. x: t' q5 h
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);& H3 A( U8 q! y. F
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
4 @, |1 O0 H5 D8 `# c$ NMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
5 P3 C# F8 x9 y" l0 K% u  |0x00, 0xFF);
/ \5 B' s, I8 e7 m$ `3 v
( h; [: v7 e' l5 Q6 f0 q/* Enable synchronization of RX and TX sections */
5 w1 F0 b( E8 ~8 bMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */0 A! |+ i% E8 H& }
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);% _; B0 D1 Y5 a
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*0 b* `: e3 g3 @$ \" {7 I) a
** Set the serializers, Currently only one serializer is set as$ j# v% s: q5 }' u
** transmitter and one serializer as receiver.
$ E6 u$ ^6 N, J& ?( d8 d. b*/, n, W5 E( n8 u  }8 d
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);5 \0 x# \, f6 T- x6 X' i: S
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/** t$ i- F6 J; ?; k' }: J% n
** Configure the McASP pins
3 H: P0 [4 `0 O; Y** Input - Frame Sync, Clock and Serializer Rx
4 T* r- A$ t6 M3 n** Output - Serializer Tx is connected to the input of the codec   ^. p0 D/ ~/ L! v" p0 a0 A
*/: f3 A1 v* s( z
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
! b8 b& E. F  j% |McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
* J" r( C% z- @6 o7 K; TMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX, G6 S6 \. F* \6 c
| MCASP_PIN_ACLKX
; D0 I2 E) ?( Z, ^# p2 j| MCASP_PIN_AHCLKX) o# K* j7 r& l: L: [
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
1 }1 [" i' g( U  U" w, UMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
9 Y* D3 T8 Y1 ~8 I! s0 t| MCASP_TX_CLKFAIL + G8 G/ i' v' U( p6 R1 F1 B
| MCASP_TX_SYNCERROR
- M" o) U0 X$ v( W* t$ {2 H| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR 9 j7 g  ~: n& f) C6 [1 Y5 u$ T5 ]
| MCASP_RX_CLKFAIL( c3 A5 L" C1 q% a
| MCASP_RX_SYNCERROR 9 A0 O# W& r' d/ L' }
| MCASP_RX_OVERRUN);
8 d/ g- w' A' i0 X}
static void I2SDataTxRxActivate(void)
% N% o8 W3 \! L{# o. Z/ `: C* v- W% |; W( E) D
/* Start the clocks */7 p8 @6 w7 s; {' ^
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);5 {; t$ B' c, v* w, S( c7 F
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */, P8 U2 q/ z8 x/ M( r
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,. ~1 W4 S* v  f9 e
EDMA3_TRIG_MODE_EVENT);$ e) M8 p* a; w6 Q) \) o
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, # Q* I! ^/ s+ }& w# ?; i! V
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */" r/ s. Y8 c( M+ s) o' ?
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);+ Y; p. t- M* a7 y
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
) ?, l' I# p) U& s8 M; S+ A, Z% Cwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
! ^& n2 R0 s/ x3 z* W, x6 {McASPRxEnable(SOC_MCASP_0_CTRL_REGS);5 B  q3 M3 o' Y1 T
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
$ r% ]& y9 }3 d4 @8 s: n}

  W( z4 F$ ]9 `9 H/ b) f5 \
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
7 k- s# a# K, L+ i$ g
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-1-15 11:02 , Processed in 0.043969 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表