MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 8748|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1212

积分

金牌会员

Rank: 6Rank: 6

积分
1212
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,2 ~+ \1 j+ N) ^( Y. O2 Z
input mcasp_ahclkx,
* S! d3 R- [9 I7 b! G8 Pinput mcasp_aclkx,
  E6 n5 P3 J& X" S' v2 P/ einput axr0,
; l0 s: C8 w& r- g( E% N! v4 I
& w$ M. s# e; o0 B" D$ houtput mcasp_afsr,
1 F6 m7 G9 u. k* I1 }$ youtput mcasp_ahclkr,: z$ e& a) B1 j/ J& A! |( O, R. j
output mcasp_aclkr,
& ~" n( m! C4 m7 |output axr1,
6 r* k2 J+ L: n
assign mcasp_afsr = mcasp_afsx;
' A7 S# m! ~9 C, ^- z% Bassign mcasp_aclkr = mcasp_aclkx;
# I: s  N* }. [1 ^" K0 `) {1 @$ Bassign mcasp_ahclkr = mcasp_ahclkx;$ C& Q6 H# _( e6 [. w
assign axr1 = axr0;
+ b, h% a' ~# }3 K) \9 p  J- ~
/ W! \" H' b* N. i
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
/ Y! \7 p# O! \) K6 G! S
static void McASPI2SConfigure(void)
8 C4 `/ \# q  m8 @6 x' L) F! ]{
6 b' I; `* u" I* X0 U: C8 C8 n3 zMcASPRxReset(SOC_MCASP_0_CTRL_REGS);# r3 p" A7 m7 I
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
% C0 g: c" F9 u0 a6 }$ E: q# ^McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);  M8 W' M$ ^, Z# |0 R2 N
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */7 @, N5 o: u; b$ q. Y
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
" R" [: t+ O$ W0 KMCASP_RX_MODE_DMA);
7 U4 q- f3 k7 E3 FMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,* h$ g7 j: T  o( S" C  ^9 W. o$ X4 Z6 I
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */5 M( O$ e) W' Y
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, + ~# v1 J! d6 f. O
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);+ E3 v. @7 F. u+ a  q6 \+ m
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, $ s! K" g- n1 A
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
3 G. K* q& {# V% lMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
0 x  \; A* A/ V. o: n% r& pMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); % ?4 m6 n  F7 u8 @
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
* S% d& w/ ]4 b& {+ ]4 b0x00, 0xFF);
/* configure the clock for transmitter */# d) ~7 L$ N. t
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
. v& L/ N7 A; q( U, HMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); : I# c3 B3 S( ^
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
, M8 ]' ~- ~+ N  i; e% ]9 G0x00, 0xFF);9 q9 }! ?+ y! w8 i* N8 ~3 {$ Y4 r' \! d8 q
- Y' `# s6 i, e' c
/* Enable synchronization of RX and TX sections */
4 G/ k& k% k; ?; G  U6 @McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */* k7 v3 N% W8 K( P2 U, l3 W
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
+ ^3 t/ n$ Y) O) K5 sMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
& m6 `3 e: N7 W  p% j** Set the serializers, Currently only one serializer is set as: c" ]2 O* a' m0 }5 L" N' d
** transmitter and one serializer as receiver.
" w) z; l2 K, T*/
" M2 S$ I2 U$ ?McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);5 v% G3 s; {. P4 A2 _  _
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*$ ]7 C! ^, W& a) O
** Configure the McASP pins
* `. g9 t; w2 X6 g3 W** Input - Frame Sync, Clock and Serializer Rx0 y: X% {% D. K$ i  Y6 [
** Output - Serializer Tx is connected to the input of the codec . r$ v! l' D: y
*/
$ Q6 p( n1 W/ w$ }; T0 z) {McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
. W8 l$ L* n% D' q+ hMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
* J- i8 Z1 s# M  D+ t: y5 ~  YMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX; f7 v1 I0 e, I9 l
| MCASP_PIN_ACLKX
( r- x0 [- f! R- _, j) U8 t| MCASP_PIN_AHCLKX0 [; L! X  k0 r& u" p1 f
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
, t: f) c, X' Y" K, |( E% e+ w, q! cMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR + g. e0 f8 ?/ C) O4 {/ f
| MCASP_TX_CLKFAIL
, ~1 m& @! {2 P! n* n: l; ~| MCASP_TX_SYNCERROR
( b3 w3 l& E$ f" u, M7 ?| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
! \- X7 k" J" N7 A| MCASP_RX_CLKFAIL' d+ R* n; i  h, K5 G
| MCASP_RX_SYNCERROR
: x& x8 n& ]* A$ L+ N| MCASP_RX_OVERRUN);) ^, H/ ^, o: u; n
}
static void I2SDataTxRxActivate(void)1 c/ }6 `0 n+ c( h& N
{
* V; g! j' M, T9 w  z0 u1 p8 I/* Start the clocks */
& |$ O6 g; ^8 T0 CMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
8 m+ s% z3 C7 x' SMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
1 V' L! t5 H' M) r8 qEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,: y  l; U- y: i0 `; O4 y! W
EDMA3_TRIG_MODE_EVENT);; X+ Q# R0 P, G. {
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, / E7 S4 n4 k) `! _9 Y7 a( V
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
" Z$ S, r, f, T) sMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);8 b3 n7 q- O7 r- o( }9 a$ Y0 B
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
2 B) M4 H3 `( |while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */; A+ h8 H4 r5 \/ H5 ^
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);3 d, w+ R3 Y7 T2 c4 W9 F
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
5 V0 u$ k  ]. |( w8 M}
( j% K% o* n7 p4 r6 D1 Z" \% X
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

; G! F3 r2 P0 m% s' P% w
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2025-12-4 02:03 , Processed in 0.044343 second(s), 24 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表