MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
- j& c" c8 R7 Q& t! R5 h, o' L$ ~input mcasp_aclkx,
input axr0,
3 ~$ z! [* C* o9 O; e8 a  K. U
) O  O. D. [# I# J  b/ ~. goutput mcasp_afsr,
! u/ Q& v- y, x3 U+ |output mcasp_ahclkr,
3 b; p5 m" A; P$ m2 [" ^: r+ {6 Goutput mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
7 C: |7 x. Q4 [# v. G4 g( L{
) M# ?* ~3 g6 j1 H5 C9 d, gMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
7 D; }; w, J9 F5 yMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
9 R6 O% S1 a& D; kMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
* |3 c& C  O  c* Y% e" KMCASP_RX_MODE_DMA);
4 n+ }& Z7 j5 X+ z! }McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
2 C0 q! y: n+ D' B# k4 q0 |: |McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
7 T0 C$ h# l! `1 ^5 O, }# h* r5 oMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
2 C# f# C- n1 X% j+ d) `$ BMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
- l6 j* t* f8 O5 K2 A. U3 f0x00, 0xFF);

2 s, m! @9 d" ~/ D7 H/* Enable synchronization of RX and TX sections */
! p: _& A8 x/ JMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
8 p- X" R$ ~/ Y) j, n) z9 `McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
  D9 R/ q: O, X* |1 ^*/
) Z- Q" C" i. G6 K  E* NMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
  q5 s! L  _4 R- G3 YMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
( W; R7 |) r: p$ s1 w** Configure the McASP pins
2 |) B' a3 [/ i/ h** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
7 o+ i0 i, v) Y1 ^( J  H0 N*/
3 S! W5 N% p2 [6 |0 AMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
( |+ H1 J0 H/ `4 R4 c- E- aMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
! L" `  t4 H7 a| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
' @: j4 c5 K0 D. X; v| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
# P$ h8 h) X" Y- b7 J| MCASP_TX_CLKFAIL
6 ?) M8 Z4 u; G; s| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
  b) ?$ |. p+ E  W- w) D| MCASP_RX_CLKFAIL
4 j2 H  }- E& s| MCASP_RX_SYNCERROR
9 D1 W2 G" F; v7 x/ g- @| MCASP_RX_OVERRUN);
. ~7 W" S5 Q" W% w}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
1 _4 L$ V* R2 n. Q9 d9 T$ KMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
" j! n2 u1 D# W* }* i$ D3 i) EEDMA3_TRIG_MODE_EVENT);
3 x1 D# T+ M* ~" ~EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
. X( S; U# P! b! u5 CMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
" e0 P, h9 m+ b* TMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
/ Z0 o5 c* v. t" h9 {" e) a2 UMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
" S) }# V8 q  g  S/ G, B; ^McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.