MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
) C3 X2 m9 J" _+ \4 G0 ginput mcasp_ahclkx,
input mcasp_aclkx,
input axr0,
; P1 m/ x; g7 ^* v
# X6 f% B: H: L1 a! |; @output mcasp_afsr,
: t  q+ d# e2 y3 }9 e$ [output mcasp_ahclkr,
. \  c- z! ]5 X  ?+ X0 o8 }& goutput mcasp_aclkr,
output axr1,
$ B% D$ T$ A* l' T

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
6 F5 p. ?* B  Z7 i) i' `& V" passign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

' Y7 f  H* V* T9 C# U- [

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

) ]& P' G% M3 z" L  ~5 T7 c

static void McASPI2SConfigure(void)
- S/ p/ J' D. Y: _{
, Z; t* c$ `+ M. e9 I+ ZMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
$ D8 X* ]  U# t( nMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
! ^# ^7 l3 K: {. K) rMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
3 l9 y0 _! u/ `0 E6 t0 rMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
3 E  h2 Z4 v. w6 G, I0 }McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
4 L% `) k3 n; l/ ^% A/ o, YMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
$ E5 s' }2 ?9 t' n  v. X* bMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
3 O" t. X+ `) Q. c5 o) D! Q4 S$ YMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
1 E' r! r9 M5 w5 q4 R: g. c0 CMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
; @0 _+ _# |  n5 ~9 l+ _0x00, 0xFF);

/* configure the clock for transmitter */
7 p$ T6 e9 h! V: G. uMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
* `; H' D& B: V& ]McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
+ G! ~; {& R! @; L** transmitter and one serializer as receiver.
*/
# }, O4 u: J* AMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
' f+ r! y4 W( Q. z$ g( o* {McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
* z: W1 k' y% c/ u  a" L0 n. t4 \** Configure the McASP pins
( ]6 k3 L2 }% u8 ]- Z) A** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
1 P! v) J: ~- r+ E# ^1 k$ L*/
8 f4 t1 t5 H  x( ?8 t0 sMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
/ Y9 }/ Y% \" d/ EMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
; j! l. \! `. g+ e! w5 h& @McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
, S; h& o  i% Y| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
. ~! I+ g# h2 d+ k  W: q| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
, `) M& W: \# c) ?$ A| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
' x, R( }/ @0 n) ?6 g* J| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
5 `' ]* G2 Q, x# X8 r5 j}

static void I2SDataTxRxActivate(void)
{
, k# L+ _. R& l/* Start the clocks */
$ A- B  |8 x# }McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
! l; O" S6 k( O- o, c: AMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
- _) L, B% D3 G7 B/ yEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
& A% q4 f( p2 Q0 O1 i  DEDMA3_TRIG_MODE_EVENT);
4 t0 _8 r' {( @% |. g$ EEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.