MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
4 b+ A) L9 t, L: X8 f/ ^6 {$ j. v1 minput mcasp_ahclkx,
+ y+ X4 y* D# H& zinput mcasp_aclkx,
input axr0,
1 D6 S/ ?- q1 ?4 a: m! a+ z
! W! }1 y$ J. c% J7 x( D( R, l" Eoutput mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
( D" b- J1 v4 a  R% _0 Rassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

* h+ `* K- a8 Q

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

  m+ B" B. Z2 ]

static void McASPI2SConfigure(void)
" E+ |% C% V6 G7 C, X8 X{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
! t9 S7 N1 e' v* dMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
/ D* I; ^$ h! b* a$ ZMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
3 K$ D) D( Q+ nMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
  [  R$ B* w# J! PMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
# f+ O+ G7 w* }, D2 i. AMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
1 O8 t+ l0 Y% K3 @2 N% N0 [' HMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
; M6 x% |0 M% t- V& eMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
) H6 i, M" X3 c  K! d; NMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
  q+ I) Q/ F1 I2 P1 x7 j: oMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
. k% t9 b' D: i3 g: t, dMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
/ f5 e8 q/ D' ^& v9 h% x% b5 JMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
, B2 g  }% h. l! I. m( t0x00, 0xFF);
* L% m7 W: c1 @3 }
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
4 w/ C& B1 {+ ^$ K' w. i3 O. j. XMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
" I0 H( ]! q1 k2 _3 A8 K  _** transmitter and one serializer as receiver.
% u2 u/ }1 b8 _; G: C, q; g; I* E*/
. L1 P; e+ c* x0 qMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
! n# M/ \) H; \McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
0 @" S, p" o9 S2 f" S& ]/ `! v: x** Configure the McASP pins
( l2 C4 ~3 A9 I9 W9 A3 O** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
) n: a' A! f" Q+ V5 }" s2 f| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
8 s+ K+ p& W4 y0 F| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
1 }8 o# p% G4 `" i! A/ x# D8 P8 @| MCASP_TX_CLKFAIL
1 D7 ^3 G% \  n* ]7 l  L- C, j  v| MCASP_TX_SYNCERROR
$ L- [- v$ @7 Q! K" L| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
1 r2 k  v- n' A" A7 q" h9 H, s& x| MCASP_RX_OVERRUN);
6 m/ ]+ S/ e; n2 w- f$ p9 a2 l: A}

static void I2SDataTxRxActivate(void)
! `- k  M) Y7 g' B; J3 ]{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
9 G/ u) s2 I0 nMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
1 @3 S4 Y! G8 x4 ^9 SEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
) }7 N" T% j6 ?  ?) O% sEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
7 N( _: `* f6 e* p) R5 O* b; l. eMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
" n8 R9 Z5 ^, u3 }6 d) eMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
+ C* w' ~4 J3 V$ Iwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
: B( X( _& t) l0 Y' mMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
7 W+ @* D% ^+ `+ u}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.