MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 12149|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1215

积分

金牌会员

Rank: 6Rank: 6

积分
1215
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,- c6 h6 v; O+ e1 e: ^; `: Y, X
input mcasp_ahclkx,
1 S5 L4 J- N' ~+ c5 k5 @1 {0 Binput mcasp_aclkx,$ Z; [" q2 r, h  G, h- b
input axr0,
' ]$ ^8 h0 c* }. L( m) E, r
9 G2 N; L1 J4 n' t% g3 noutput mcasp_afsr,
- C- O& o3 G0 ?" l& g" |3 ~7 Ooutput mcasp_ahclkr,
5 Z! O# P% l) N: S4 v! n6 ioutput mcasp_aclkr,7 @2 z) g  w. m* W( d. X# S
output axr1,
0 V5 i7 F/ X' v8 B/ i
assign mcasp_afsr = mcasp_afsx;+ o' m6 Y* p; Z6 t& n+ l
assign mcasp_aclkr = mcasp_aclkx;
4 `; ]; B0 X; P- \: I4 s" vassign mcasp_ahclkr = mcasp_ahclkx;; }4 t5 N+ b3 H
assign axr1 = axr0;

% ^/ p$ _  N/ D5 x$ a- Z3 s- L! t6 ~  Z- I9 d" a- d8 \, f" S% k
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
2 z& ^( ~+ |" B: `( e( O
static void McASPI2SConfigure(void): T( r" h9 ^* {3 U+ M5 ~/ T
{9 C. E& m4 Y! C& z
McASPRxReset(SOC_MCASP_0_CTRL_REGS);# S' p0 t/ F: b, ?. k3 q
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
# k1 k/ E" q  b: [1 T: Q, UMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);( x$ |: P2 t* `
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */  ?) e: l: i: c  v. P' [# r6 b
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
& V5 d* }% w) {8 x( \2 w3 CMCASP_RX_MODE_DMA);$ R, q& g- d+ K9 o6 K  z' |$ p
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,. Y; a8 l( M" @: s2 ^
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */5 _  [1 x, `: f2 }3 n: |; m
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 3 D9 D6 X3 ?) y: ]9 B6 k, D
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);( k! w& V2 W2 I' J) O; J$ O
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
8 b2 L3 l7 a$ c6 FMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */, C4 R* s  Y4 a" [) z0 l' Y
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
$ H9 \& W# r# p& a: {% t" p8 zMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); & h6 q+ X5 q% n* Y1 P
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
4 j0 Q% [9 ]! w* i8 ~" P0x00, 0xFF);
/* configure the clock for transmitter */  H( S- t6 q7 G2 @
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);% m+ E4 m, B7 H* b# j
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
0 `9 }' ^: z; f7 q0 {) c) a3 UMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,) ^1 _0 o1 _; ?$ Q- ]
0x00, 0xFF);4 r5 P0 W/ Z8 _" ~% E

# ]$ G9 q# b/ v2 i/* Enable synchronization of RX and TX sections */ & o8 t% S/ r7 k6 H- v
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
# O. c" b4 I. \7 VMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);' o8 {5 b* e) o5 @2 \
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*/ r& R, j  _. I3 k9 ~8 d
** Set the serializers, Currently only one serializer is set as7 x) x$ R6 n7 k4 p5 q& {% x/ E
** transmitter and one serializer as receiver.
+ g0 A5 H1 k: l  t8 ?*/
. x. l3 j8 F) q) K: sMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
  l. S9 S( O/ g- n# q: QMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*0 _1 V% T. G7 ~7 O( V8 o2 L8 c
** Configure the McASP pins
! r4 W$ }& l  h& O** Input - Frame Sync, Clock and Serializer Rx) n  I* R! Q9 Y$ C6 x3 [
** Output - Serializer Tx is connected to the input of the codec
/ _; a' q+ Q& y0 D# U*/
) {% r% J/ U) v2 I0 B" u. @McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);/ }6 p/ [& M2 \9 S- D* n, ~2 {
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));  V% X$ u" K. ]! c% z+ I* n
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
( p- R$ o/ g; x8 U( R# x| MCASP_PIN_ACLKX
; _- }0 I# A/ ^0 H" n| MCASP_PIN_AHCLKX
, T; z' ?8 j5 I4 u! I| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
3 h. l( Z( q! i" i2 R/ qMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR 6 i7 b9 w) {- {  ~% ^
| MCASP_TX_CLKFAIL
3 Q* R9 ~1 R5 S9 T. A, m" e* a! H| MCASP_TX_SYNCERROR
! O6 f5 c; |) z( z& J* M- P- f. \( s| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR - |0 B) S! P' p3 N
| MCASP_RX_CLKFAIL9 G" u7 S8 t2 ?$ |$ n" R
| MCASP_RX_SYNCERROR
. _& U' L) D' Z# d| MCASP_RX_OVERRUN);( l5 ~4 k: j' z) {
}
static void I2SDataTxRxActivate(void)
1 p) a) u3 Q, w" P8 ~! @{
, T+ F, T# M* R- Z" r0 o% v/* Start the clocks */. K' u) F: _$ ?6 t* {. _& d7 T
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);! e8 m, [6 p, r/ O
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */9 C9 m; [4 c5 o# l( A
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,: [+ s1 r# ?* I, {. S) [
EDMA3_TRIG_MODE_EVENT);+ s6 c4 G5 @) @2 e. [
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, , l; Q4 `" x9 V, ~& A
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */' V# Q- K) b" w, Y) R. [/ b4 z( {
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
8 v3 A2 y! P" y5 CMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
# ^, F1 N+ V) t: l! ewhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */( c+ o6 |& P  A5 Q# j
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);% i  J5 q* S7 S& t
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);6 w# n) u% B  ~: z1 W- s
}

' d8 e( l! x+ y) U/ l' d) i" }
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
- p# Y& B5 l" R7 C3 c
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-3-30 09:38 , Processed in 0.040198 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表