Omapl138 emif cs5 挂接16c554总线没有动作问题

custar

您好！ 我们使用 创龙omapl138核心板 + 自制底板的方案通过emif cs5 扩展 16c554，使用最新的u-boot和内核，通过sd卡启动，内核和文件系统全部在SD卡上，在这种情况下在Board_da850_evm.c中的da850_set_emif_clk_rate里修改设置CE5CFG寄存器值为0x8005，用来设置EMIF总线频率为456M/6=76M，但是发现操作CS5对应的ioremap后的地址，总线地址线并没有动作。我想请教一下：
' _& b, q; w  s: i/ ~
1.最新的u-boot里的emif总线频率设置是多少？在u-boot中从SD卡启动内核和运行文件系统，emif总线是否使能了？
, ?- q# a9 X8 g2.在board_da850_evm.c中的da850_set_emif_clk_rate里修改设置CE5CFG寄存器值为0x8005, 这样设置是否能起作用？
% K" D" S- k: Y% u6 G3.要让cs5正常工作需要注意哪些寄存器的设置，目前只设置了CE5CFG寄存器。
: t' T8 h9 {- {# ?  S3 }8 H
; F7 z7 W' O/ f* `! _9 S搞了好久CS5都不能正常工作，还请帮忙解答一下疑问，多谢！
- h$ L6 X# u& A; m: l) k1 G4 Z# A2 t
  N% S$ s& r$ ~, a0 I1 D

custar

在11.06号的内核代码里board-da850-evm.c的da850_evm_init中会调用da850_set_emif_clk_rate函数去设置pll0_sysclk3寄存器为0x8002,通过仿真器，从dsp端读出的寄存器值也是0x8002

custar

teddy 发表于 2014-12-1 22:39
. m7 s# g4 O, N% n, t您好！请确认你的pll0_sysclk3的ratio = 00010是否正确，这里的值应该是0x8003。

teddy,  pll0_sysclk3的值是0x8002,内核是百度网盘上2014.11.06最新版本
% L, M' U8 a2 a! Y! B

teddy

您好！请确认你的pll0_sysclk3的ratio = 00010是否正确，这里的值应该是0x8003。
! H% ]' {5 ]# F

custar

teddy 发表于 2014-11-30 16:48
你好，456/4=114M。请注意emifa 8bit 数据的连接方式（如附件）。

7 U7 ], q/ J; Q$ J! U( ]. j2 s好的! teddy, EMIF时钟频率还是没搞清楚，在开发板系统起来之后，通过仿真器去查看寄存器 prediv、pllm和postdiv以及pll0_sysclk3寄存器, prediv 的ratio = 0，pllm的值为18, postdiv的ratio = 0, pll0_sysclk3的ratio = 00010，
如果核心板用的是24M晶振，那么24x1= 24, 24 x 19 = 456, 456/1 = 456, 456/3 = 152, 那么EMIF应该是152M, 可是davinci_nand.c中按照aemif的114M频率来配置时序，能否帮忙详细解释一下开发板的时钟频率的设置。
3 Z7 H  x# c% _4 d- @, c

teddy

你好，456/4=114M。请注意emifa 8bit 数据的连接方式（如附件）。
# j; c+ \, I) D

custar

teddy 发表于 2014-11-27 10:03
( w) U$ l( P3 m  U1.最新的u-boot里的emif总线频率设置是多少？在u-boot中从SD卡启动内核和运行文件系统，emif总线是否使能了 ...

多谢您的解答，还有些问题没搞明白
; Z  R: q2 F  T  X) l1.目前我在board_da850_evm.c中的da850_set_emif_clk_rate里打印出来sys0_clk3的寄存器为0x8002 也就是div3 = 76M, 可是在davinci_nand.c中的davinci_aemif_setup_timing初始化nand时序时设置时使用的时钟频率为aemif，而aemif在clk初始化的时候添加打印打印出来的时钟是114000000，这样的话EMIF是哪一个频率？
        aemif_clk = clk_get(NULL, "aemif");
3 v! o, p2 u, `$ g        if (IS_ERR(aemif_clk))
" W+ L- O1 y' e3 M# J- r4 t                return PTR_ERR(aemif_clk);

        clkrate = clk_get_rate(aemif_clk);
( X, g7 [2 X( ~9 |
        clkrate /= 1000;        /* turn clock into kHz for ease of use */

" Y  _) e( y  ~; n6 M. c        ta        = aemif_calc_rate(t->ta, clkrate, TA_MAX);
        rhold        = aemif_calc_rate(t->rhold, clkrate, RHOLD_MAX);
0 q. {- J4 ^4 p4 _- X        rstrobe        = aemif_calc_rate(t->rstrobe, clkrate, RSTROBE_MAX);
        rsetup        = aemif_calc_rate(t->rsetup, clkrate, RSETUP_MAX);
4 \! y& I9 [$ ^& \# g+ J        whold        = aemif_calc_rate(t->whold, clkrate, WHOLD_MAX);
, P# }- c: K8 A4 U+ `/ v        wstrobe        = aemif_calc_rate(t->wstrobe, clkrate, WSTROBE_MAX);
: [0 G; }; X" L2 y* w: R0 h% {4 I" ?        wsetup        = aemif_calc_rate(t->wsetup, clkrate, WSETUP_MAX);
2.我的板子上接的16c554只连接了8根数据线，所以设置成8bit数据位宽，地址线接了A15---A10结合片选CS5做译码，A4---A2接到16C554的A2--A0, 在这种情况下不停的用内核定时器访问0x6600E000物理地址进行 io_remap后的虚拟地址，板子上cs5没有动作，地址线上只有A2-A0有动作，我们这样的硬件设计和软件配置有没有问题，是不是应该配置成16位数据位宽，计算CS5的物理地址是不是应该做一下地址移位和映射？
7 c1 X$ j' l/ F- E% P; J
% ]9 s# [5 y+ e期待您的解答。

teddy

1.最新的u-boot里的emif总线频率设置是多少？在u-boot中从SD卡启动内核和运行文件系统，emif总线是否使能了？
/ W+ }) W) @, E; g# X& t现在emifa在u-boot里面配置的频率是114M；无论从那个地方启动，emifa总线模块是使能的。
2.在board_da850_evm.c中的da850_set_emif_clk_rate里修改设置CE5CFG寄存器值为0x8005, 这样设置是否能起作用？
可以起作用的，不过需要使用ioremap对物理地址做映射，内核才能访问。
7 |8 F- o1 G3 W, `9 P3 ?4 u+ c3.要让cs5正常工作需要注意哪些寄存器的设置，目前只设置了CE5CFG寄存器。
下面我给的是CS2的一个配置例子，您可以参考下：
- ~4 M4 S. o6 m#define DA8XX_AEMIF_CE2CFG_OFFSET        0x10
! l* a; h8 S) v. F* [9 Q. z8 t/ d#define DA8XX_AEMIF_CE4CFG_OFFSET        0x18
4 Z6 L. ^3 G' g4 {#define DA8XX_AEMIF_CE5CFG_OFFSET        0x1c
4 h. a7 t/ [% u' u3 V2 |+ ]% f#define DA8XX_AEMIF_ASIZE_MASK                0x3
6 u1 u$ d& |% p) V#define DA8XX_AEMIF_ASIZE_16BIT                0x1
7 q* d+ G0 {$ ?: Y#define DA8XX_AEMIF_ASIZE_8BIT                0x0
; W  h6 J0 G9 M8 }: ^; R  e& [
#if defined(CONFIG_MACH_DAVINCI_DA850_PHYSMAP_FLASH)
! B  n' L3 f- N- Q8 ]static void __init da850_evm_init_nor(void)
{
1 v. d, v* a, h& ?1 \( G7 q/ J        void __iomem *aemif_addr;

4 O( e/ X! d" G2 S0 H! W        aemif_addr = ioremap(DA8XX_AEMIF_CTL_BASE, SZ_32K);
6 g$ n* T% w6 ~4 N) B3 b  l, }* E1 r$ H
& x* p4 |" I' ]% C        /* Configure data bus width of CS2 to 16 bit */
        writel(readl(aemif_addr + DA8XX_AEMIF_CE2CFG_OFFSET) |
                DA8XX_AEMIF_ASIZE_16BIT,
" {3 q0 s; y  I4 E# s6 X& t                aemif_addr + DA8XX_AEMIF_CE2CFG_OFFSET);

7 c  H# d$ o( ?( [  z0 ~! v        iounmap(aemif_addr);
; \; w- ~! m" o; W4 R+ \}
#endif

custar

纠正一下问题 OMAPL138的U-BOOT和内核设置PLLM和POSTDIV之后到SYS0_CLK3的频率是多少，内核默认配置sys0_clk3的分频系数是2 也就是div3