我是用的TL138/1808/6748F-EVM-A2的核心板，4 a, o' O6 f9 g1 [9 j. D
FPGA 端是造的1-2048的递增数，每隔150ms发送一次，采用创龙提供的裸机历程upp_A_receive可以通过串口打印验证数据正常 , }" e! F+ s3 L7 ^+ Y+ O, B 但是跑sys/bios后发现每次接收到的数据都是后八个字节为全0，前面的数据正常；6 P; K. o3 j" B' B
无论是改变单次FPGA发送的数据量大小，还是改变DMA窗口的大小，每次都是后八个字节全为0，不知道是那里的问题。- Q- L& h& G7 l: L* d- ^6 R
下图是窗口打印的接收到的数据5 n$ b0 G$ w f2 s! y: W
请各位前辈指教 * [. H' M4 x- l J# d4 m% s) U' \. Q8 }1 {7 a. h2 d* L. C, {
|手机版|小黑屋|嵌入式开发者社区
( 粤ICP备15055271号 ) 
发表于 2019-12-6 10:47:56
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
收藏
淘帖