【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.

1 D  L; l2 _! ?- q2 E
查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：

# m+ L8 n: O7 D4 F' Z

1. OnTargetConnect( )
   
2. {
   3 [3 l5 Y  C: G3 X  K* T+ j; A
3.     Clear_Memory_Map();
   % ~3 j1 t3 \9 d8 t( y. _3 _
4.     Setup_Memory_Map();
   
5.     DEVICE_kickUnlock();
   " k1 u7 y0 ~( |" g
6.     PSC_All_On_Full_EVM();
   
7.     Set_Core_300MHz();
   % a7 n* X' q9 \8 w
8.     Set_DDRPLL_150MHz();
   ) z/ @! _  e2 D  j/ U1 O
9.     DEVICE_mDDRConfig(150);
   
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。
$ W& w3 k7 G1 d# N  [0 k4 v9 W: @

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

' i9 \4 d  q: a. p$ }# E问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
" O# p4 n9 n% u" \& U) X平台选的不对吧

另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
! f6 b! S2 T! F% c& K
; ^5 ~, I3 b: G- a但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了

" e" K. V2 X3 H3 O$ f很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路
# `2 j+ k- H, D3 n) i5 d" T

希望缄默

wshtyr 发表于 2015-6-4 20:11
另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了

但 ...

; P5 ^+ c* `5 J  \; x你理解错误
+ j% c. [7 o0 p* {. E3 i+ i
C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map
4 }/ V8 M5 P& v
( H! ^! g! I. G4 d: E. D) Q7 u这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
$ t9 q& D. y2 S8 A! g这个平台是指 Platform 组件而不是 CCS 版本