FPGA与DSP通信问题。

水瓶

1、  我现在要实现的基本功能是：一组数据给FPGA端的双口RAM，然后DSP通过EMIF读出。不需要DSP再给FPGA写入数据，如何更改贵公司的例程？我的更改是：DSP端注释掉写入FPGA部分，直接读取。FPGA部分是直接在双口RAM中初始化一组数据。然后读出的数据全是0，不是直接在双口RAM中初始化的数据。请问问题出在哪里了？还望版主大侠指导。

邮箱：604285180@qq.com
: A7 j+ G/ k2 O

Lewis

只需要把（下图中）向FPGA写数据的部分注释掉就行，其他地方都不需要修改。

Lewis

还要注意数据在FPGA存储的地址，跟dsp读的地址要对应

水瓶

Lewis 发表于 2015-4-16 09:55
还要注意数据在FPGA存储的地址，跟dsp读的地址要对应

FPGA端RAM的地址是从0开始的，DSP端地址是0x6000 0000的地址去读，请问如何映射地址？

Lewis

EMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
; b9 }/ [7 |8 f# g! r0 J

水瓶

# A1 B2 K+ R5 `2 ?: O" p

Lewis 发表于 2015-4-17 10:10
5 y" ~; ~! H% d% ?- bEMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
...

1. `timescale 1ns / 1ps
   ! b5 a8 `$ o# z7 z) Z% Q
2. module emif_test
   4 Q" [. A) L/ V% N6 T; G
3. (     
     r5 u5 |/ r% W/ I1 S- v+ h6 K
4.    input clk,
   ) B% _8 u% ~( V) }* u0 G
5.         input    emifa_clk,    // 时钟                        
     ]4 }2 U: p$ w: |
6.         input    emifa_cs2,    //  低电平有效异步器件使能引脚  （与异步器件片选信号相连，只在访问异步存储器时有效）      
   + u# ~9 D  ]# u' E6 t3 N: ^
7.         input    emifa_oe_n,    //  低电平有效异步器件使能引脚         
   & |1 \4 O6 o6 l0 Q8 a% P9 C2 r
8.         input    emifa_we_n,     // 低电平有效写使能引脚      
   
9.         inout    emifa_wait0,    //等待输入引脚      
   ( Z1 o- ]6 A; z* y1 q2 i0 x
10.         inout    emifa_wait1,            
    ; g# c# p3 c1 I% }
11.         input    emifa_ba1,         // EMIF存储区域地址线 ，当与异步器件连接时，这些引脚与EM_A引脚共同形成穷到器件的地址。            
    7 P9 u. B. \  |" ^) t* }- P
12.         input    [13:0]emifa_addr,  // EMIF 地址总线            
    
13.         output    [15:0]emifa_data   // EMIF 数据总线
    : i, N+ V" H$ F; G; S; z
14. );
    
15.         
    ; F! Q% F& F: r1 t8 X
16. /****************EMIF Interface****************/        
    " I4 ^8 f8 E9 \/ u4 ?5 b2 Q
17. //信号声明
    7 h& ~1 L! n0 n2 }, c1 [3 w& ^! P% T- J! K
18. wire emif_clk;
    
19. reg emifa_cs2_reg;      
    
20. reg emifa_rnw_reg;     
      v# S1 H0 Y1 P/ q( q
21. reg emifa_oe_n_reg;   
    ; B3 {: q4 ^& A, M
22. reg emifa_we_n_reg;   
    * [! X$ `3 g  J" S) }. Y
23. reg emifa_wait0_reg;   
    ) [0 e' |" `* o* I/ a
24. reg emifa_wait1_reg;  
    % c( O- Z' {" |0 ^
25. reg emifa_ba1_reg;     
    $ Z: E+ g7 F, y1 v
26. reg [13:0] emifa_addr_reg;      
    
27. reg [15:0] emifa_data_reg;
    # x2 N! s  @7 B& e
28. 
    
29. //元件例化
    
30. BUFG emif_clk_unit(.I(emifa_clk),.O(emif_clk));
    / k4 T- M( J1 ]: u9 z- N
31. //寄存器赋值
    " z. w. r4 L: B/ k/ \6 l
32. always@(posedge emif_clk)begin
    
33.                 emifa_cs2_reg       <= emifa_cs2;
    ! l/ @& Z* I5 t8 Z3 y
34.                 emifa_oe_n_reg      <= emifa_oe_n;
    
35.                 emifa_we_n_reg      <= emifa_we_n;
    
36.                 emifa_wait0_reg     <= emifa_wait0;
    
37.                 emifa_wait1_reg     <= emifa_wait1;
    # G" [" j& c" o; p
38.                 emifa_ba1_reg       <= emifa_ba1;
    
39.                 emifa_addr_reg      <= emifa_addr;
    , j! p( |* c+ }9 ^8 L" Z; d
40.                 emifa_data_reg      <= emifa_data;
    7 P0 x9 @4 b! ~, D1 |# R
41. end
    ! }2 M# Z  [  r4 l$ V! T# \2 Y
42. 
    6 k, b; D+ h* U" B# I
43. //assign emifa_data = (emifa_oe_n ==1'b0)?dpram_douta:16'bZ;
    
44. assign emifa_data = dpram_douta;
    1 X( d; L" d# e4 m% C2 x* P8 M
45. 
    3 T2 F4 ]. s/ \4 q
46. /****************Dual Port RAM****************/
    2 G" a$ ~6 p, i4 c- S
47. //PORTA
    ; V" A4 _2 D9 l5 a
48. reg  [14:0]dpram_addra;      
    , c. H% o1 @: H- O# O& C
49. reg  dpram_wea;         
    
50. reg  [15:0]dpram_dina;      
    
51. wire [15:0]dpram_douta;           
    
52. //PORTB
    5 f! g3 w0 P& `) |- \" K
53. reg  [14:0]dpram_addrb;      
    ( |- ^  x0 @* H1 M
54. wire  dpram_web;
    
55. reg  [15:0]dpram_dinb;
    
56. wire [15:0]dpram_doutb;
    
57.    
    
58. //元件例化
    
59. dpram dpram_unit(
    
60.   .clka(emif_clk), // input clka
    " n3 Z# Z# I- ^2 Q0 _- r- q7 ~
61.   .wea(dpram_wea), // input [0 : 0] wea
    : a' |6 _% {* F$ J+ W* f9 @
62.   .addra(dpram_addra), // input [14 : 0] addra
    / {& Q1 M/ R9 M# O
63.   .dina(dpram_dina), // input [15 : 0] dina
    8 e) ?) t1 i8 Y6 a
64.   .douta(dpram_douta), // output [15 : 0] douta
    . O6 q# h1 Z4 Y& L
65.         //clkb                  => sys_clk,
    
66.   .clkb(clk), // input clkb
    " N- E& H+ a& C: z/ a' S9 B! `0 b
67.   .web(dpram_web), // input [0 : 0] web
    4 z% f8 i: }& [2 U0 _
68.   .addrb(dpram_addrb), // input [14 : 0] addrb
    2 h3 S& S$ B7 T: b
69.   .dinb(dpram_dinb), // input [15 : 0] dinb
    ) \* j& {& y# ~7 ]  ?" {2 h
70.   .doutb(dpram_doutb));// output [15 : 0] doutb)
    
71. 
    
72. always@(emif_clk)begin
    
73.                 dpram_wea             <= 0;
    ( H6 `  Z; s$ S7 U' {
74.                 dpram_addra           <= {emifa_addr_reg[13:0],emifa_ba1_reg};
    
75.                 dpram_dina            <= emifa_data_reg;
    $ j  J  r' ^/ t+ g! f
76. end
    & |1 Y( P9 R( B4 o
77. assign dpram_web = 1'b1;
    3 }3 {. @) Q' x. o/ Z9 @6 y
78. 
    
79. always@( clk )
    7 Z2 R3 f; ^4 ~7 S$ ?6 I: l
80. begin
    
81.         dpram_addrb  <= 100;
    
82.         dpram_dinb   <= 16'd2048;
    
83. end
    
84. 
    * t" S/ V5 M: p, C/ z4 N
85. endmodule
    + t4 w9 H2 \, [8 y& {; B
86. 
    ( W0 n( _7 h+ @) m6 s  y" i

复制代码

嗯，谢谢，这个懂了，但是读出来的数还是不正确，fpga端具体代码如上。
8 C3 _8 F; s; }; v8 j. ]这段代码相当于RAM的A口只用来读，并且dpram_wea一直置零，RAM的B口用来写入一个数据。
代码下载进FPGA后，DSP端先注释掉向fpga写入数据的部分，直接读取，读取的结果都为0，包括  dpram_addrb  <= 100;这个地址下应该的2048.
6 J7 K/ Q8 ?4 q: J6 R: \然后把注释去掉，DSP端可以正常的写入数据并且正确的读出数据，但是我的FPGA端已经将  dpram_wea             <= 0;这里置零，是没法写入的，所以对于DSP端还能照常写入读出产生疑问。
8 A5 k0 ~+ b4 h9 J8 t4 U7 m6 u
" D. }5 h: g1 M; ^- J- O9 C

水瓶

Lewis 发表于 2015-4-17 10:10
5 f0 K$ j7 {! A8 G) H- i: XEMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
  O5 x; g9 q. k2 I, q$ v ...

我的硬件平台是：TL138F-EasyEVM（浮点DSP C6748+ARM9 +Xilinx Spartn-6 FPGA核）
" c" O2 Y: }' C8 p7 ^调试例程为：DSP端：EMIF_FPGA----EMIF总线FPGA读写测试
                    FPGA端：emif_test

水瓶

Lewis 发表于 2015-4-17 10:10
EMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
0 y4 T6 G0 G) k ...

5 T% \% b8 i9 X5 |/ B, @  g7 F( C还望版主指导，卡了好多天了，原理都弄明白了，就是不知道问什么读出的数据不对。若是在您那里可以正确读取数据，还望发一份程序给我。谢谢了。

jj909305

楼主你好，这里你弄出来了吗？