对l138与fpga通信例程tl-devmem2的复现与使用 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 7576|回复: 9

[已解决] 对l138与fpga通信例程tl-devmem2的复现与使用

[复制链接]

4

主题

21

帖子

138

积分

注册会员

Rank: 2

积分
138
发表于 2018-9-5 20:16:08 | 显示全部楼层 |阅读模式
硬件平台:omapl38F核心板;
, l. r- q, c& E2 \复现方式:按照pdf:omapl38基于emifa总线与FPGA的通信测试进行例程复现,并将写数据部分提取出来进行使用;
( S! Z8 `# }* r  F0 A1 ^8 U9 u! I) h问题:在对fpga这边数据进行抓包观察时发现:
1 ^- a. p8 n6 [0 g3 v: e; n1、16根数据线仅有低八位在使用,高八位置一,当传输16bit数据时,会将两个字节按先小端后大端的顺序从低八位数据线按序输出;
8 G8 C4 o" f/ p) a" y1 J2、同时地址线只有addr1,addr2,addr3三根是有效的,其他线长期置一,并且地址线并不随数据变化而变化,而是每隔8到11个写使能而进一位;
7 y9 p7 Z; p1 ^% z( d( X5 q3、emifa_clk时钟线并不能作为时钟提供给fpga,在对fpga另加其他时钟并对emifa_clk进行抓包时现象为长期置高;
" c+ w& `0 v& a/ r; W) U/ o4、片选emifa_cs2和写使能emifa_we的拉低时间比并不符合dsp与fpga通信时的2,3,2关系,请问arm与fpga通信时这个时序是什么,同时其依靠的时钟是多大,还是114MHz吗?
" q+ e6 R& A; L2 P3 K

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
回复

使用道具 举报

17

主题

193

帖子

1628

积分

创龙

Rank: 8Rank: 8

积分
1628
发表于 2018-9-7 15:39:11 | 显示全部楼层
你好,针对您的问题有一下疑问:
, h; d1 G  `* I3 b, V6 X3 R  p/ z( ~9 x+ ^" W3 }
1.请问你使用的程序都是用我公司提供的吗?还是自行有做修改?- E/ ~" H& P. w3 }
2.是否有确认过FPGA端的程序与DSP端的程序数据传输的位数是否匹配?
6 l+ p$ ]6 T$ F$ C! O( H* V/ I4 t4 H4 K7 ~' i8 ]
回复 支持 反对

使用道具 举报

4

主题

21

帖子

138

积分

注册会员

Rank: 2

积分
138
 楼主| 发表于 2018-9-7 16:26:05 | 显示全部楼层
Tronlong-陈工 发表于 2018-9-7 15:39; Q, |2 P$ j$ L  u4 a+ K8 g3 S
你好,针对您的问题有一下疑问:
8 e/ L* b4 U% w: w& w0 j5 }* b* |8 C: y" q' P3 [
1.请问你使用的程序都是用我公司提供的吗?还是自行有做修改?
" V: }$ |* t! F) W
使用的是arm的例程tl_devmem2(贴的图是修改过的程序,写使能中间的长时间时序是由于arm端打印每次数据造成的);我没有用核心板上的DSP,只用了arm和fpga
回复 支持 反对

使用道具 举报

17

主题

193

帖子

1628

积分

创龙

Rank: 8Rank: 8

积分
1628
发表于 2018-9-7 17:06:59 | 显示全部楼层
数据的问题核对过ARM和FPGA端的数据宽度是否匹配?光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAPL138基于EMIFA总线与FPGA的通信测试》' \/ f4 z$ _9 ~
回复 支持 反对

使用道具 举报

4

主题

21

帖子

138

积分

注册会员

Rank: 2

积分
138
 楼主| 发表于 2018-9-7 20:43:44 | 显示全部楼层
Tronlong-陈工 发表于 2018-9-7 17:06# }) K' K9 z1 P$ X
数据的问题核对过ARM和FPGA端的数据宽度是否匹配?光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAP ...

& z4 n9 \, Z+ Y* Q/ F( ^& q+ q就是按照那个文档操作的,然后发现采用m或者h模式的时候数据线和地址线出现了上述现象。采用b时地址线出现上述现象! L) Z* X- G5 ]4 R% y
回复 支持 反对

使用道具 举报

4

主题

21

帖子

138

积分

注册会员

Rank: 2

积分
138
 楼主| 发表于 2018-9-17 17:09:55 | 显示全部楼层
Tronlong-陈工 发表于 2018-9-7 17:06
, L1 H: q$ b' u5 C2 D/ S- \3 Y数据的问题核对过ARM和FPGA端的数据宽度是否匹配?光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAP ...

3 K1 V" J, b& `; Z6 N陈工,这个问题咱们创龙有没有解决方案啊,为什么ARM和fpga通信时只能用8根数据线啊,而且地址线完全和数据不匹配,而且arm进行写操作基于的时钟是多少啊?麻烦您解答一下呗) L/ U; c" b& x6 V* L
回复 支持 反对

使用道具 举报

3

主题

524

帖子

2083

积分

创龙

Rank: 8Rank: 8

积分
2083
发表于 2018-9-29 10:46:15 | 显示全部楼层
您好,您如果是按照我们提供的例程和文档进行测试的话,测试的结果如果是不一样的话,您这边可以截图过来看一下。
回复 支持 反对

使用道具 举报

4

主题

21

帖子

138

积分

注册会员

Rank: 2

积分
138
 楼主| 发表于 2018-11-10 16:06:15 | 显示全部楼层
广州创龙莫工 发表于 2018-9-29 10:463 X/ }& o1 R+ Q% Q/ A2 q2 S
您好,您如果是按照我们提供的例程和文档进行测试的话,测试的结果如果是不一样的话,您这边可以截图过来看 ...

+ P! u# z; i6 a, U1 ^采用的OMAP-L138F上ARM与FPGA数据传输程序基于文件《13-3-OMAPL138基于EMIFA总线与FPGA的通信测试》。
) C& p) E$ c$ m& R
8 Z& r0 _1 {0 f* ?7 g现在遇到的问题:" \) F$ J" }" P& b" v" _6 R* y; U1 F+ f
1、16bit数据线高八位没有初始化,传输只采用低八位数据线,且16bit的数据会在低八位数据线分成两个8bit数发出;
2 c+ v' a: e0 {( p4 k2、地址线仅有低三位初始化,且变化方式与读使能不同步;emifa_ba1无变化;
% t6 L" n6 Q6 M! T# M5 ^# a4 `) O& O6 \; ~2 P( [9 Q
现象:0 h/ t; `* G+ ?5 s, {( `. f7 v3 _
1、linux端运行./tl-devmem2 0x60000000 256 m 52428(1100110011001100)FPGA端现象! E5 C0 x! ^3 `2 M
G:\EMIF问题\输入(m52428)
  U$ x) \. q- rG:\EMIF问题\m52428addr
  g  X# z! M+ }5 Z& u) }3 m/ i' J3 n2、linux端运行./tl-devmem2 0x60000000 256 h 52428(1100110011001100)FPGA端现象
; h" J" e* x" d, I$ sG:\EMIF问题\输入(h52428)G:\EMIF问题\h52428addr) i+ m2 U& C! _% `7 o+ F" t2 y
回复 支持 反对

使用道具 举报

4

主题

21

帖子

138

积分

注册会员

Rank: 2

积分
138
 楼主| 发表于 2018-11-10 16:09:43 | 显示全部楼层

# f& g; K5 b& H; z2 g
0 E! t6 X5 ?' o& J; P* c9 F2 A  m+ u
/ O  B0 N" ]* H8 e) u0 ?& a" u) y( Q6 I, E: z1 n9 j5 `# g

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
回复 支持 反对

使用道具 举报

17

主题

193

帖子

1628

积分

创龙

Rank: 8Rank: 8

积分
1628
发表于 2018-11-22 12:02:47 | 显示全部楼层
你好,emif的问题我们这边基本确认了。除了fpga端下载bit文件之后运行这几条指令再发送数据以外,需要加载这个驱动:tl138evm-emifa-sram,还有两个情况::1.tl138evm-emifa-sram这个驱动有bug,导致地址发送出错。2.FPGA端的程序也有点问题,频率太高,通信会出错。。以上的问题我们会在V2.1版本(目前使用的是2.0内核)更新完善上去。并且修改emif的FPGA端程序。新版本的内核发布时间是下周五(11月30日)1 N* J- Y3 B. j' g

# c' X" F% n* r/ M- m: P7 {' \; U. Y

1 m# ^  a( `2 [3 g6 ?

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2024-3-28 19:05 , Processed in 0.043066 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表