请问创龙的工程师，有用FPGA开发过AD7606驱动的么？

Lewis

1、不需要frstdata信号，可以忽略，判断数据到来是通过BUSY信号，检测到busy的下降沿后读数据(先要给ad7606的convst一个
4 L0 @. c1 s8 d* J信号启动转换）
$ E  P# f: g3 w8 X) N+ l1 K1 J% M2、500us足够ad7606完成一次转换，也是可以的，但通过检测BUSY信号可以更及时读到数据
# G2 s# ^+ l, J, o" U3、用示波器量就可以知道一次转换用多长时间啊

: c8 ^$ D8 `# f. Q2 a0 f
, N0 k+ L" J2 N" |) O, o7 U

Lewis

8 K. O4 y' B3 I! f; d
* ^: g/ g9 J) K3 x# W
  E9 I7 f. s- I/ a4 L9 a9 O& L

Lewis

我觉得应该要先排除硬件问题，我看ad7606和ad7609的时序基本是一致的，可以先尝试用dsp去读，看能不能读到数据，使用ad7606例程，只需修改每次busy触发的中断读16次数据就可以。