设为首页收藏本站

开启辅助访问切换到宽版

嵌入式开发者社区»社区首页 › Xilinx FPGA › Spartan-6 › XiLinx spartan-6系列的FPGA开发板调试DDR3问题 ...

发新帖

查看: 4903|回复: 1

上一主题

下一主题

XiLinx spartan-6系列的FPGA开发板调试DDR3问题

0 主题	30 帖子	1212 积分

Rank: 8 Rank: 8

积分: 1212

发消息

楼主

发表于 2020-8-7 13:58:20 | 显示全部楼层

您好，请检查Zio和rZQ两个引脚是不是受其他线路影响并且FPGA驱动能力不足，导致FPGA拉不低Zio和rZQ

回复支持反对

使用道具举报

发新帖

|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号 )

GMT+8, 2024-5-2 16:53 , Processed in 0.033809 second(s), 22 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表