TL138 EthEVM-A2 開發板 EMIFA 問題 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 1411|回复: 6

TL138 EthEVM-A2 開發板 EMIFA 問題

[复制链接]

1

主题

4

帖子

37

积分

新手上路

Rank: 1

积分
37
发表于 2016-8-9 09:15:17 | 显示全部楼层 |阅读模式 |文章模式
創龍工程師, 您好:
   我購買TL138 EthEVM-A2 開發板, 目前用 demo code 雙核通訊都可正常運行, 經由DSP控制 EMIFA 使用CS2與外部FPGA做資料連結.
      使用光碟所提供的  EMIFA_FPGA 代碼, 目前外部是空接LA分析其 EMIF 發送的資料, 發現一個奇怪的問題!
1. 外部空接情況, 不論資料如何發送(0x0001 or  0x1ffff), 其D0 一直保持為低電壓;
2. D0外部上拉1K電阻後, 不論資料如何發送(0x0000), 其D0 一直保持為高電壓;
$ C7 o7 b1 j8 w9 B; G8 O/ x  I
其餘 bus (D15 ~ D1), CS2, R/W, WE... 可正常控制, 唯有D0 !?

, ~& r* |( y, `+ ]+ g$ i
因為是參考創龍提供的源碼, 也試過調整時序(write-setup, strobe,hold/ Read-setup, strobe, hold) 幫助不大;
回讀PLLDIV3(0x01E1A120) =0x8003, 表示EMIF Clock 114MHz
/ j0 J' C1 w3 @% j
void EMIFInit(void)
{
                //配置EMIFA相關复用引腳
                EMIFAPinMuxSetup();
               
                //配置數據總線16bit
                EMIFAAsyncDevDataBusWidthSelect(SOC_EMIFA_0_REGS,EMIFA_CHIP_SELECT_2,        EMIFA_DATA_BUSWITTH_16BIT);
               
                //選擇 Normal 模式
                EMIFAAsyncDevOpModeSelect(SOC_EMIFA_0_REGS,EMIFA_CHIP_SELECT_2, EMIFA_ASYNC_INTERFACE_NORMAL_MODE);
               
                //禁止 WAIT 引腳
                EMIFAExtendedWaitConfig(SOC_EMIFA_0_REGS,EMIFA_CHIP_SELECT_2, EMIFA_EXTENDED_WAIT_DISABLE);
               
                //配置 W_SETUP/R_SETUP   W_STROBE/R_STROBE    W_HOLD/R_HOLD        TA 等參數
                EMIFAWaitTimingConfig(SOC_EMIFA_0_REGS,EMIFA_CHIP_SELECT_2, EMIFA_ASYNC_WAITTIME_CONFIG(1, 2, 1, 1, 2, 1, 0 ));
}
+ r, H: O- ?: H2 u1 O. Y
% ^) D$ C0 g% x% {. x3 s$ H9 Y% ^* _
. g: D( J. t( u7 k5 A
  N" {* t$ @5 W. o$ q
我知道答案 本帖寻求最佳答案回答被采纳后将获得系统奖励0 , 目前已有6人回答

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
最近访问 头像模式 列表模式
回复

使用道具 举报

0

主题

184

帖子

1137

积分

广州创龙

Rank: 8Rank: 8

积分
1137
发表于 2016-8-10 09:19:30 | 显示全部楼层
建议你先检查D0管脚是不是烧了,正常情况下D0是有输出的。检查方法可以把D0配置为一个普通的GPIO,然后控制其输出一个方波,即可检查D0端口是否正常。
回复 支持 1 反对 0

使用道具 举报

1

主题

4

帖子

37

积分

新手上路

Rank: 1

积分
37
 楼主| 发表于 2016-8-10 14:05:15 | 显示全部楼层
您好, 很感謝你的回覆/ {, j, g+ _% _2 H- x
我使用你的方法, 把 EMIFA_D0 ~ D7 定義為 GP4[8] ~ GP[15], 所量測的波形 GP4[8]與其它GP4[9~ 15] 比對, 確實不太一樣.
" J+ D) H  O9 w; W4 g+ K9 l/ b$ g1 [
我有針對 EMIFA_D0 查過底板, 只經由 RN6_22R 串接到 LAN9221-ABZJ, 故意去除RN6_22R, 也是有相同問題!  
- R2 B' t9 {) @1 q2 J( ?9 h& F. e& T8 V! x4 F6 H5 G
不知 EMIFA_D0 這腳位是否跟核心板 nand flash 或其它硬件有關?
  E( F) y- j+ O. R0 L" R) L" q, E" s0 f! |
在請您協助釐清, 謝謝~

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
回复 支持 反对

使用道具 举报

1

主题

4

帖子

37

积分

新手上路

Rank: 1

积分
37
 楼主| 发表于 2016-8-17 12:11:07 | 显示全部楼层
創龍工程師, 您好 :# G. ~* W$ R( b' a& z
  使用 TL138 EthEVM-A2 開發板測試 EMIFA 功能, 改用單核(C6748)來測試GPIO4[8]~[15], GPIO[8] 也是有如上圖問題!!! * Q/ K" I; V/ x/ T3 ?
  L4 i' Z, J- K; R- R9 L
不知 EMIFA 異同步功能在 TL138 EthEVM-A2 開發板是否真能實現!? 或有其它高手能回應此狀況, 十分感謝~
回复 支持 反对

使用道具 举报

0

主题

13

帖子

78

积分

广州创龙

Rank: 8Rank: 8

积分
78
发表于 2016-8-22 14:26:59 | 显示全部楼层
Hi hangwang
3 V4 Q- z5 L0 [( D2 ^# n$ g   建议进行如下操作,
9 i" S  A. m1 S! y3 _; n  c$ w* k  请先将板子和FPGA的连接断开,排除连接方式和FPGA的影响,然后读写NandFLash,并观察在底板上D0的波形和其他D引脚的波形,看读和写的数据是否正确。  i: i6 q# {1 |  C3 q* H
7 L5 I; R2 Q; m' v4 l3 M
回复 支持 反对

使用道具 举报

1

主题

4

帖子

37

积分

新手上路

Rank: 1

积分
37
 楼主| 发表于 2016-9-12 10:30:48 | 显示全部楼层
Hi, Felix:, C  p# i5 u0 `- z9 y
  謝謝你的回覆, 上述的問題描述及GPIO測試, 因DSP初始化於 PIN ASSIGNE 已做內部 pull high, 所以其外部都處於空接的狀態, 直接用示波器及LA量測信號;
回复 支持 反对

使用道具 举报

0

主题

1

帖子

1016

积分

金牌会员

Rank: 6Rank: 6

积分
1016
发表于 2017-12-28 09:02:14 | 显示全部楼层
hankwang你好,我手上没有这块板,但我也有用9221在OMAP-L138平台上扩展网口,想跟你确认一下,你板子上的EMIFA地址线和9221的地址线的连接方式,是138的(A1~A7)依次连接至9221的(A1~A7)呢?还是138的(BA1,A0~A5)依次连接至9221的(A1~A7)呢?
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则  回帖提醒

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号-1  

GMT+8, 2018-6-24 01:35 , Processed in 0.279837 second(s), 54 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表