tronlong-gxd 发表于 2018-11-27 08:45
您好,是EDMA3CC0 。
Leo_9824 发表于 2018-11-27 09:10
谢谢您的答复,我还是想确认一下,有资料说明EDMA3CC0/1/2都可实现DDR3到MSM之间的数据传递只是吞吐率不 ...
wjz1 发表于 2018-11-27 12:01
您好:
CC0被优化用于内部MSM和DDR3子系统之间的数据传输,CC1、CC2被用作系统外围设备和在系统存储器间 ...
Leo_9824 发表于 2018-11-28 14:05
DDR3与MSM的EDMA3传输乱码问题可能是cache一致性导致的,还是有一些疑问,下面是我的源码:
void CacheIni ...
Leo_9824 发表于 2018-11-28 14:05
DDR3与MSM的EDMA3传输乱码问题可能是cache一致性导致的,还是有一些疑问,下面是我的源码:
void CacheIni ...
wjz1 发表于 2018-11-28 15:55
您好:
建议排查下CacheInit()函数内容是否有问题。根据您总结的内容可判断是cache这部分导致出现乱码的现 ...
Leo_9824 发表于 2018-11-28 15:59
请看一下我前面回复内容,应该是L2 cache和MSM一致性问题,还有些疑问在前面回复中 ...
欢迎光临 嵌入式开发者社区 (https://51ele.net/) | Powered by Discuz! X3.4 |