嵌入式开发者社区

标题: 请问创龙的工程师，有用FPGA开发过AD7606驱动的么？ [打印本页]
作者: hanxiao123    时间: 2014-11-20 23:05
标题: 请问创龙的工程师，有用FPGA开发过AD7606驱动的么？
我现在用FPGA开发AD706的驱动，使用并行方式，如果不用frstdata信号，是否也能判断数据到来？我看到网上有人没用frstdata信号，而是两个转换间隔500us，不知道这样做对不对？另外我想知道，怎么计算输出一个数据占了多少个时钟周期？请赐教！谢谢/ c& j$ F+ t. w
作者: Lewis    时间: 2014-11-22 13:11
: h4 `, {, ]  q3 V" d% b  L

# W! j& f" W9 R1 e- T1 K9 u% P) }  Y: e  K2 G5 x: M
1、不需要frstdata信号，可以忽略，判断数据到来是通过BUSY信号，检测到busy的下降沿后读数据(先要给ad7606的convst一个1 l) y, M! k) ~  O8 b
信号启动转换）& n& h3 o+ f; ~9 f) L9 X
2、500us足够ad7606完成一次转换，也是可以的，但通过检测BUSY信号可以更及时读到数据
& |7 y1 y7 L% C3、用示波器量就可以知道一次转换用多长时间啊! H1 [; d$ \1 o. g3 ]. h
& I1 x. O, s* R6 B
4 ^' I# _! H+ i. G2 {# n: b3 E
作者: Lewis    时间: 2014-11-22 13:14
[attach]103[/attach], c9 O. X; e( Z: D% r/ {9 y9 G8 ~
[attach]104[/attach]
, K; W$ \2 A. y' Y/ `! g1 y% V* @; M& U' i' m, C
作者: hanxiao123    时间: 2014-11-24 10:32
标题: RE: 请问创龙的工程师，BUSY高电平时间太短，而且出现两个frstdata信号

0 G2 A" m" D' M5 w+ i& r) g9 O1 K9 s

0 |+ @+ B  v/ a; z谢谢您的回答，我其实是用AD7609做的，但看到7609和7606从时序上是差不多的。现在遇到一个问题，BUSY高电平持续时间只有2us，frstdata在八个通道输出的时候却有两个，而且输出的都是无效数据？请高手指点，非常感谢
% P0 q5 z. Y; N* W' q- v! l! F; o
作者: Lewis    时间: 2014-11-25 10:21
我觉得应该要先排除硬件问题，我看ad7606和ad7609的时序基本是一致的，可以先尝试用dsp去读，看能不能读到数据，使用ad7606例程，只需修改每次busy触发的中断读16次数据就可以。6 \  |7 \. V# V& j




欢迎光临 嵌入式开发者社区 (https://51ele.net/) Powered by Discuz! X3.4