【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.
' ]0 o1 {0 t! g8 n4 h; u$ e# Z

查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：

/ Y1 T4 R- B, L( P6 B' _0 T

1. OnTargetConnect( )
   0 |3 g& C2 z+ b) _. k  p
2. {
   
3.     Clear_Memory_Map();
   
4.     Setup_Memory_Map();
   
5.     DEVICE_kickUnlock();
   . D+ W; j% w, O
6.     PSC_All_On_Full_EVM();
   6 T) ?3 k7 C( B8 Y
7.     Set_Core_300MHz();
   
8.     Set_DDRPLL_150MHz();
   
9.     DEVICE_mDDRConfig(150);
   / k5 J1 m. e+ F8 {
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

. _0 [( y- j: ]( O0 l问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
& m3 [5 _2 {- q$ g6 d
但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了

9 K% r5 r* z7 h/ X. r3 ~! V, F很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路
2 J0 c( B9 `- l, g8 j3 q9 T! l6 S9 |

希望缄默

wshtyr 发表于 2015-6-4 20:11
9 O. d- a- o7 w0 `8 v* c' E另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
" p& M7 ]+ W: a. Z  s
但 ...

你理解错误
$ r8 P0 }' q# T- C% d8 k. |
, B0 s: n1 s) R: F1 t$ s) h! QC674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map
  D. B3 q. v* u) ]
" _: Q$ c+ p" h5 A# W) I2 _& V9 }4 E( ]这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
这个平台是指 Platform 组件而不是 CCS 版本