对l138与fpga通信例程tl-devmem2的复现与使用 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 7579|回复: 9

[已解决] 对l138与fpga通信例程tl-devmem2的复现与使用

[复制链接]

4

主题

21

帖子

138

积分

注册会员

Rank: 2

积分
138
发表于 2018-9-5 20:16:08 | 显示全部楼层 |阅读模式
硬件平台:omapl38F核心板;
6 I, e0 |; Q3 ]1 a" K; p复现方式:按照pdf:omapl38基于emifa总线与FPGA的通信测试进行例程复现,并将写数据部分提取出来进行使用;
6 e2 t$ R5 @8 \# P7 O问题:在对fpga这边数据进行抓包观察时发现:; t2 d% L2 b" {$ S5 F0 X( X6 }
1、16根数据线仅有低八位在使用,高八位置一,当传输16bit数据时,会将两个字节按先小端后大端的顺序从低八位数据线按序输出;: A7 i* N5 v6 H1 j! m" Q; K! }
2、同时地址线只有addr1,addr2,addr3三根是有效的,其他线长期置一,并且地址线并不随数据变化而变化,而是每隔8到11个写使能而进一位;) d" l5 `" ]9 r8 L9 X5 ?' y- e% `
3、emifa_clk时钟线并不能作为时钟提供给fpga,在对fpga另加其他时钟并对emifa_clk进行抓包时现象为长期置高;( A, T+ C1 ^9 e5 C0 T
4、片选emifa_cs2和写使能emifa_we的拉低时间比并不符合dsp与fpga通信时的2,3,2关系,请问arm与fpga通信时这个时序是什么,同时其依靠的时钟是多大,还是114MHz吗?6 w0 h& V4 r% S

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
回复

使用道具 举报

17

主题

193

帖子

1628

积分

创龙

Rank: 8Rank: 8

积分
1628
发表于 2018-9-7 15:39:11 | 显示全部楼层
你好,针对您的问题有一下疑问:8 j+ k" ~( b+ y0 X3 W* R4 E
6 i3 `& l, V3 m$ B+ x
1.请问你使用的程序都是用我公司提供的吗?还是自行有做修改?3 o* W% z: y" J# S
2.是否有确认过FPGA端的程序与DSP端的程序数据传输的位数是否匹配?
6 \) `4 H" ~1 U& k" T4 n2 f3 m
+ d7 |( c$ E; A2 U2 H
回复 支持 反对

使用道具 举报

4

主题

21

帖子

138

积分

注册会员

Rank: 2

积分
138
 楼主| 发表于 2018-9-7 16:26:05 | 显示全部楼层
Tronlong-陈工 发表于 2018-9-7 15:39
. P5 Y  L2 ?& [" l8 q, I3 R你好,针对您的问题有一下疑问:
/ I4 H7 D' l5 y+ [
/ X0 [9 {6 g$ j9 K5 G  G  T$ Q1.请问你使用的程序都是用我公司提供的吗?还是自行有做修改?
9 b9 F/ y9 h- j, z, U
使用的是arm的例程tl_devmem2(贴的图是修改过的程序,写使能中间的长时间时序是由于arm端打印每次数据造成的);我没有用核心板上的DSP,只用了arm和fpga
回复 支持 反对

使用道具 举报

17

主题

193

帖子

1628

积分

创龙

Rank: 8Rank: 8

积分
1628
发表于 2018-9-7 17:06:59 | 显示全部楼层
数据的问题核对过ARM和FPGA端的数据宽度是否匹配?光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAPL138基于EMIFA总线与FPGA的通信测试》
- |1 h: B' K, U7 H; @" _' [
回复 支持 反对

使用道具 举报

4

主题

21

帖子

138

积分

注册会员

Rank: 2

积分
138
 楼主| 发表于 2018-9-7 20:43:44 | 显示全部楼层
Tronlong-陈工 发表于 2018-9-7 17:06
* ]  T& B1 c; S* J' }, v8 q- U* X数据的问题核对过ARM和FPGA端的数据宽度是否匹配?光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAP ...
9 I' e% C; g9 N* |" b
就是按照那个文档操作的,然后发现采用m或者h模式的时候数据线和地址线出现了上述现象。采用b时地址线出现上述现象* p# ?) Y' i% ^* B" i
回复 支持 反对

使用道具 举报

4

主题

21

帖子

138

积分

注册会员

Rank: 2

积分
138
 楼主| 发表于 2018-9-17 17:09:55 | 显示全部楼层
Tronlong-陈工 发表于 2018-9-7 17:06
6 {9 y1 K$ F- ~9 w+ D  I) B8 G数据的问题核对过ARM和FPGA端的数据宽度是否匹配?光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAP ...
4 V+ W3 m) N0 F, q
陈工,这个问题咱们创龙有没有解决方案啊,为什么ARM和fpga通信时只能用8根数据线啊,而且地址线完全和数据不匹配,而且arm进行写操作基于的时钟是多少啊?麻烦您解答一下呗2 ]2 m4 C- Y6 n+ \4 N! Y- |$ p
回复 支持 反对

使用道具 举报

3

主题

524

帖子

2083

积分

创龙

Rank: 8Rank: 8

积分
2083
发表于 2018-9-29 10:46:15 | 显示全部楼层
您好,您如果是按照我们提供的例程和文档进行测试的话,测试的结果如果是不一样的话,您这边可以截图过来看一下。
回复 支持 反对

使用道具 举报

4

主题

21

帖子

138

积分

注册会员

Rank: 2

积分
138
 楼主| 发表于 2018-11-10 16:06:15 | 显示全部楼层
广州创龙莫工 发表于 2018-9-29 10:46( Z5 @7 R5 F2 b5 `  p) a9 }
您好,您如果是按照我们提供的例程和文档进行测试的话,测试的结果如果是不一样的话,您这边可以截图过来看 ...

; b) M# ~! `$ U7 u# m1 j采用的OMAP-L138F上ARM与FPGA数据传输程序基于文件《13-3-OMAPL138基于EMIFA总线与FPGA的通信测试》。  h  {: m. M3 l7 h  J: N
+ J9 o8 s! k0 f2 M$ o) Q1 {/ U
现在遇到的问题:
, b; }3 q. ], H, M% K% C  u2 }1、16bit数据线高八位没有初始化,传输只采用低八位数据线,且16bit的数据会在低八位数据线分成两个8bit数发出;3 }, M7 F" Z( L% C1 J5 {6 b
2、地址线仅有低三位初始化,且变化方式与读使能不同步;emifa_ba1无变化;5 P, s. x4 T1 l: I$ U

* S' U; u( L, {现象:
: F! G4 Q! M- ?1、linux端运行./tl-devmem2 0x60000000 256 m 52428(1100110011001100)FPGA端现象
7 j, T; i; X; Z6 sG:\EMIF问题\输入(m52428)
3 G+ Y5 g- P7 J. q5 cG:\EMIF问题\m52428addr
, x+ a  p2 {. Y: Y* q& D2、linux端运行./tl-devmem2 0x60000000 256 h 52428(1100110011001100)FPGA端现象
0 o- B& @: ]! g: c$ |  zG:\EMIF问题\输入(h52428)G:\EMIF问题\h52428addr- s( x3 z1 P* x0 N! }# b
回复 支持 反对

使用道具 举报

4

主题

21

帖子

138

积分

注册会员

Rank: 2

积分
138
 楼主| 发表于 2018-11-10 16:09:43 | 显示全部楼层

/ m4 i  h( k+ Y5 H- v. p& B) e6 R4 H" p9 t0 T4 R/ K, @; K
! K" l& C" X1 `4 S6 U/ f. s6 x. g
* M# }8 w$ @( J! B' w# T1 f

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
回复 支持 反对

使用道具 举报

17

主题

193

帖子

1628

积分

创龙

Rank: 8Rank: 8

积分
1628
发表于 2018-11-22 12:02:47 | 显示全部楼层
你好,emif的问题我们这边基本确认了。除了fpga端下载bit文件之后运行这几条指令再发送数据以外,需要加载这个驱动:tl138evm-emifa-sram,还有两个情况::1.tl138evm-emifa-sram这个驱动有bug,导致地址发送出错。2.FPGA端的程序也有点问题,频率太高,通信会出错。。以上的问题我们会在V2.1版本(目前使用的是2.0内核)更新完善上去。并且修改emif的FPGA端程序。新版本的内核发布时间是下周五(11月30日)
3 v# J9 m- O$ f  I9 e) h+ U
( i, @" ^$ I; k$ N. {0 J, ]8 \8 _6 R

4 |, }+ T2 D7 A2 V. w

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2024-3-29 10:09 , Processed in 0.051719 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表