通过upp传输数据，总是慢一拍？

小石

实在是不知道如何解决了，只能请教创龙的兄弟们，我这边是用upp接口由FPGA向DSP发送数据，每次发送大约有120000字节多的数据，
' H6 C. Q' J' J* X+ W0 e# t大约不到1s发送一包数据，我用来10个缓存包队列来存储数据，从dsp发送到ARM核中显示就给慢了一拍似的，当第一个缓存区接收完数据后，
# `$ `7 i, v: y- {* [+ b& G2 k仿真可以看到memory存储地址数据是被更新了，但是发送到ARM的数据全都是无效数据，当这个缓存区再次准备接收upp的数据，并接收完后，
此时发送到ARM的数据不是最新的，而是上一次存储到该空间的数据。
% q0 ~7 f7 Z5 Z" N   我开始以为是L1D和L2缓存的原因，所以把存储器指定的存储空间不再缓存，最终我还把所有的缓存都关了，还是不行，大家有遇到此类问题吗？
. w: e/ `1 {. r- I( C
$ R4 A9 \* i3 s# }* f% o& o