XiLinx spartan-6系列的FPGA开发板调试DDR3问题 - Spartan-6 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
开启辅助访问 切换到宽版

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步，快速开始

快捷导航
搜索
嵌入式开发者社区»社区首页 › Xilinx FPGA › Spartan-6 › XiLinx spartan-6系列的FPGA开发板调试DDR3问题 ...
返回列表 发新帖
查看: 4859|回复: 1
打印 上一主题 下一主题

XiLinx spartan-6系列的FPGA开发板调试DDR3问题

[复制链接]
hanlin882211

5

主题

9

帖子

67

积分

注册会员

Rank: 2

积分
67
跳转到指定楼层
楼主
发表于 2017-3-29 15:31:45 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
使用XiLinx spartan-6系列的XC6SLX25T-FGG484的FPGA开发板调试DDR3，型号使用MT41K256M16HA，由于PCB硬件上没有将FPGA上Zio和rZQ两个引脚拉低，DDR3调试不成功，硬件上通过跳线将这两个引脚拉低，但是还是失败，请问能够通过跳线串联电阻将引脚拉低吗？请问能不能通过软件配置引脚将其拉低？或者还有没有其他解决办法？
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

JSZC

0

主题

30

帖子

1212

积分

创龙

Rank: 8Rank: 8

积分
1212
沙发
发表于 2020-8-7 13:58:20 | 只看该作者
您好，请检查Zio和rZQ两个引脚是不是受其他线路影响并且FPGA驱动能力不足，导致FPGA拉不低Zio和rZQ
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号 ) 

GMT+8, 2024-4-19 17:49 , Processed in 0.035671 second(s), 23 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表