【新手求助】OMAPL138的DSP部分在Debug时如何初始化DDR

wshtyr

在CCS6.1里用向导生成的SYS/BIOS模版，BOOT设成DEBUG模式，编译链接后点Debug，提示C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map.
6 a# [/ t; E0 X3 X% f  |% ]
- t, }, B" g- a7 g/ T0 K' h; L
查看链接文件，所有的可执行代码和数据都放到了DDR里。然后我添加了OMAPL138_DSP.gel文件，并在里面添加了初始化DDR的语句：
0 [6 m" L) e- `" `- M3 L. ]5 q/ J

# c9 R% l, x2 u$ ~( K& C' s9 Y

1. OnTargetConnect( )
   
2. {
   
3.     Clear_Memory_Map();
   8 O' ~5 P- l6 [2 t% m* |
4.     Setup_Memory_Map();
   
5.     DEVICE_kickUnlock();
   
6.     PSC_All_On_Full_EVM();
   / w8 ?* y1 t" A; R3 u
7.     Set_Core_300MHz();
   
8.     Set_DDRPLL_150MHz();
   
9.     DEVICE_mDDRConfig(150);
   
10. }

复制代码

再Debug仍然提示Verification failed，求前辈指点。。。

希望缄默

平台选的不对吧

wshtyr

希望缄默 发表于 2015-6-4 19:38
平台选的不对吧

0 Y: M- g8 t( y; l3 M6 e- S0 K问题解决了，是gel文件选的不对，去TI的论坛上搜了一个用上就好了

wshtyr

希望缄默 发表于 2015-6-4 19:38
+ o- G2 x- A6 t平台选的不对吧

另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了

但作为创龙的客户，我希望创龙能从客户的角度出发，从分析问题本身出发，多提些有建设性的建议。以我遇到的问题为例，你们是不是应该考虑我的DDR初始化是否有问题，我的gel文件是否来路不明，换你们的gel文件能否解决问题，而不是一看到软件版本和你们的不一样就不看下去了
" R- S) V% b7 `' u! t, x% G
8 e. g7 \) D2 T. n4 v9 |2 w很多时候我们不需要手把手的辅助，我们需要的是解决问题的思路

希望缄默

wshtyr 发表于 2015-6-4 20:11
( l$ P/ l( u( g! A  O1 y2 `另外，我不清楚TI不同版本的CCS之间的差异有多大，是不是大到已经不能通过分析错误提示来排查问题了
) M7 C, j; W  z; _& ]: i
: Z! ], S3 V9 N9 S2 H1 G$ q但 ...

你理解错误
. E; g# r' s" U6 M9 q
C674X_0: File Loader: Verification failed: Values at address 0x00000000C0000000 do not match Please verify target memory and memory map
( s0 ^  d( l4 H* d# `
这句话提示的是内存问题而 SYS/BIOS  下内存的分配是由平台配置的
1 W8 U+ i: u7 i这个平台是指 Platform 组件而不是 CCS 版本